Home
last modified time | relevance | path

Searched refs:SIInstrInfo (Results 1 – 25 of 64) sorted by relevance

123

/llvm-project-15.0.7/llvm/lib/Target/AMDGPU/
H A DGCNHazardRecognizer.cpp171 (SIInstrInfo::isMUBUF(MI) || SIInstrInfo::isFLAT(MI)); in isLdsDma()
220 if ((SIInstrInfo::isVALU(*MI) || SIInstrInfo::isVMEM(*MI) || in getHazardType()
221 SIInstrInfo::isFLAT(*MI) || SIInstrInfo::isDS(*MI) || in getHazardType()
327 if (SIInstrInfo::isVMEM(*MI) || SIInstrInfo::isFLAT(*MI)) in PreEmitNoopsCommon()
342 if ((SIInstrInfo::isVALU(*MI) || SIInstrInfo::isVMEM(*MI) || in PreEmitNoopsCommon()
343 SIInstrInfo::isFLAT(*MI) || SIInstrInfo::isDS(*MI) || in PreEmitNoopsCommon()
1137 if (!SIInstrInfo::isVMEM(I) && !SIInstrInfo::isDS(I) && in fixVMEMtoScalarWriteHazards()
1396 SIInstrInfo::isDS(I) || SIInstrInfo::isEXP(I); in fixLdsDirectVALUHazard()
1504 if (SIInstrInfo::isVMEM(I) || SIInstrInfo::isFLAT(I) || in fixVALUPartialForwardingHazard()
1505 SIInstrInfo::isDS(I) || SIInstrInfo::isEXP(I) || in fixVALUPartialForwardingHazard()
[all …]
H A DAMDGPUReleaseVGPRs.cpp32 const SIInstrInfo *SII;
67 if ((SIInstrInfo::isVMEM(MI) || SIInstrInfo::isFLAT(MI)) && MI.mayStore()) in isLastVGPRUseVMEMStore()
71 if (SIInstrInfo::isDS(MI) || SIInstrInfo::isEXP(MI) || in isLastVGPRUseVMEMStore()
72 SIInstrInfo::isVMEM(MI) || SIInstrInfo::isFLAT(MI) || in isLastVGPRUseVMEMStore()
73 SIInstrInfo::isVALU(MI)) in isLastVGPRUseVMEMStore()
H A DSIInsertHardClauses.cpp112 if (SIInstrInfo::isVMEM(MI) || SIInstrInfo::isSegmentSpecificFLAT(MI)) { in getHardClauseType()
120 if (SIInstrInfo::isFLAT(MI)) in getHardClauseType()
124 if (SIInstrInfo::isMIMG(MI)) { in getHardClauseType()
136 if (SIInstrInfo::isVMEM(MI) || SIInstrInfo::isSegmentSpecificFLAT(MI)) { in getHardClauseType()
141 if (SIInstrInfo::isFLAT(MI)) { in getHardClauseType()
148 if (SIInstrInfo::isSMRD(MI)) in getHardClauseType()
182 bool emitClause(const ClauseInfo &CI, const SIInstrInfo *SII) { in emitClause()
204 const SIInstrInfo *SII = ST->getInstrInfo(); in runOnMachineFunction()
H A DAMDGPUMCInstLower.cpp48 case SIInstrInfo::MO_GOTPCREL: in getVariantKind()
50 case SIInstrInfo::MO_GOTPCREL32_LO: in getVariantKind()
52 case SIInstrInfo::MO_GOTPCREL32_HI: in getVariantKind()
54 case SIInstrInfo::MO_REL32_LO: in getVariantKind()
56 case SIInstrInfo::MO_REL32_HI: in getVariantKind()
58 case SIInstrInfo::MO_ABS32_LO: in getVariantKind()
60 case SIInstrInfo::MO_ABS32_HI: in getVariantKind()
106 if (MO.getTargetFlags() == SIInstrInfo::MO_FAR_BRANCH_OFFSET) { in lowerOperand()
118 const auto *TII = static_cast<const SIInstrInfo*>(ST.getInstrInfo()); in lower()
H A DAMDGPUIGroupLP.cpp63 typedef function_ref<bool(const MachineInstr &, const SIInstrInfo *)>
130 bool canAddSU(SUnit &SU, const SIInstrInfo *TII) { in canAddSU()
156 bool isMFMASGMember(const MachineInstr &MI, const SIInstrInfo *TII) { in isMFMASGMember()
160 bool isVALUSGMember(const MachineInstr &MI, const SIInstrInfo *TII) { in isVALUSGMember()
164 bool isSALUSGMember(const MachineInstr &MI, const SIInstrInfo *TII) { in isSALUSGMember()
168 bool isVMEMSGMember(const MachineInstr &MI, const SIInstrInfo *TII) { in isVMEMSGMember()
172 bool isVMEMReadSGMember(const MachineInstr &MI, const SIInstrInfo *TII) { in isVMEMReadSGMember()
182 bool isDSWriteSGMember(const MachineInstr &MI, const SIInstrInfo *TII) { in isDSWriteSGMember()
186 bool isDSReadSGMember(const MachineInstr &MI, const SIInstrInfo *TII) { in isDSReadSGMember()
192 const SIInstrInfo *TII;
[all …]
H A DSIModeRegister.cpp138 void processBlockPhase1(MachineBasicBlock &MBB, const SIInstrInfo *TII);
140 void processBlockPhase2(MachineBasicBlock &MBB, const SIInstrInfo *TII);
142 void processBlockPhase3(MachineBasicBlock &MBB, const SIInstrInfo *TII);
144 Status getInstructionMode(MachineInstr &MI, const SIInstrInfo *TII);
147 const SIInstrInfo *TII, Status InstrMode);
165 const SIInstrInfo *TII) { in getInstructionMode()
201 const SIInstrInfo *TII, Status InstrMode) { in insertSetreg()
237 const SIInstrInfo *TII) { in processBlockPhase1()
339 const SIInstrInfo *TII) { in processBlockPhase2()
403 const SIInstrInfo *TII) { in processBlockPhase3()
[all …]
H A DAMDGPUExportClustering.cpp30 return SIInstrInfo::isEXP(*SU.getInstr()); in isExport()
33 static bool isPositionExport(const SIInstrInfo *TII, SUnit *SU) { in isPositionExport()
39 static void sortChain(const SIInstrInfo *TII, SmallVector<SUnit *, 8> &Chain, in sortChain()
109 const SIInstrInfo *TII = static_cast<const SIInstrInfo *>(DAG->TII); in apply()
H A DSIInstrInfo.cpp67 SIInstrInfo::SIInstrInfo(const GCNSubtarget &ST) in SIInstrInfo() function in SIInstrInfo
1177 case SIInstrInfo::VCCNZ: { in insertVectorSelect()
1191 case SIInstrInfo::VCCZ: { in insertVectorSelect()
1223 case SIInstrInfo::EXECZ: { in insertVectorSelect()
2498 unsigned SIInstrInfo::getBranchOpcode(SIInstrInfo::BranchPredicate Cond) { in getBranchOpcode()
2500 case SIInstrInfo::SCC_TRUE: in getBranchOpcode()
2504 case SIInstrInfo::VCCNZ: in getBranchOpcode()
2506 case SIInstrInfo::VCCZ: in getBranchOpcode()
2508 case SIInstrInfo::EXECNZ: in getBranchOpcode()
2510 case SIInstrInfo::EXECZ: in getBranchOpcode()
[all …]
H A DGCNVOPDUtils.h22 class SIInstrInfo; variable
24 bool checkVOPDRegConstraints(const SIInstrInfo &TII,
H A DSIInsertWaitcnts.cpp145 assert(SIInstrInfo::isVMEM(Inst)); in getVmemType()
146 if (!SIInstrInfo::isMIMG(Inst)) in getVmemType()
352 const SIInstrInfo *TII = nullptr;
518 return SIInstrInfo::isVALU(MI) && in mayWriteLDSThroughDMA()
519 (SIInstrInfo::isMUBUF(MI) || SIInstrInfo::isFLAT(MI)) && in mayWriteLDSThroughDMA()
667 if (SIInstrInfo::isVMEM(Inst)) { in updateByEvent()
1266 SIInstrInfo::isVINTERP(*It)) { in generateWaitcnt()
1408 } else if (SIInstrInfo::isVMEM(Inst) && in updateEventWaitcntAfter()
1433 } else if (SIInstrInfo::isLDSDIR(Inst)) { in updateEventWaitcntAfter()
1438 } else if (SIInstrInfo::isEXP(Inst)) { in updateEventWaitcntAfter()
[all …]
H A DAMDGPUMacroFusion.cpp30 const SIInstrInfo &TII = static_cast<const SIInstrInfo&>(TII_); in shouldScheduleAdjacent()
H A DAMDGPUSetWavePriority.cpp51 const SIInstrInfo *TII;
86 return SIInstrInfo::isVMEM(MI) && MI.mayLoad(); in isVMEMLoad()
123 while (I != E && !SIInstrInfo::isVALU(*I) && !I->isTerminator()) in runOnMachineFunction()
H A DSIPeepholeSDWA.cpp49 const SIInstrInfo *TII;
95 virtual MachineInstr *potentialToConvert(const SIInstrInfo *TII) = 0;
96 virtual bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) = 0;
128 MachineInstr *potentialToConvert(const SIInstrInfo *TII) override;
129 bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) override;
136 uint64_t getSrcMods(const SIInstrInfo *TII,
155 MachineInstr *potentialToConvert(const SIInstrInfo *TII) override;
156 bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) override;
176 bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) override;
304 uint64_t SDWASrcOperand::getSrcMods(const SIInstrInfo *TII, in getSrcMods()
[all …]
H A DSIFormMemoryClauses.cpp98 return SIInstrInfo::isFLAT(MI) || SIInstrInfo::isVMEM(MI); in isVMEMClauseInst()
102 return SIInstrInfo::isSMRD(MI); in isSMEMClauseInst()
113 if (SIInstrInfo::isAtomic(MI)) in isValidClauseInst()
267 const SIInstrInfo *TII = ST->getInstrInfo(); in runOnMachineFunction()
H A DGCNVOPDUtils.cpp36 bool llvm::checkVOPDRegConstraints(const SIInstrInfo &TII, in checkVOPDRegConstraints()
150 const SIInstrInfo &STII = static_cast<const SIInstrInfo &>(TII); in shouldScheduleVOPDAdjacent()
H A DSIRegisterInfo.cpp105 const SIInstrInfo &TII;
771 assert(SIInstrInfo::isMUBUF(*MI) || SIInstrInfo::isFLATScratch(*MI)); in getScratchInstrOffset()
780 if (!SIInstrInfo::isMUBUF(*MI) && !SIInstrInfo::isFLATScratch(*MI)) in getFrameIndexInstrOffset()
793 if (!SIInstrInfo::isMUBUF(*MI) && !SIInstrInfo::isFLATScratch(*MI)) in needsFrameBaseReg()
798 if (SIInstrInfo::isMUBUF(*MI)) in needsFrameBaseReg()
801 const SIInstrInfo *TII = ST.getInstrInfo(); in needsFrameBaseReg()
816 const SIInstrInfo *TII = ST.getInstrInfo(); in materializeFrameBaseRegister()
859 const SIInstrInfo *TII = ST.getInstrInfo(); in resolveFrameIndex()
909 if (!SIInstrInfo::isMUBUF(*MI) && !SIInstrInfo::isFLATScratch(*MI)) in isFrameOffsetLegal()
914 if (SIInstrInfo::isMUBUF(*MI)) in isFrameOffsetLegal()
[all …]
H A DGCNHazardRecognizer.h28 class SIInstrInfo; variable
47 const SIInstrInfo &TII;
H A DGCNCreateVOPD.cpp60 bool doReplace(const SIInstrInfo *SII, in doReplace()
125 const SIInstrInfo *SII = ST->getInstrInfo(); in runOnMachineFunction()
H A DAMDGPURegisterBankInfo.h29 class SIInstrInfo; variable
46 const SIInstrInfo *TII;
H A DSIFrameLowering.cpp195 const SIInstrInfo *TII = ST.getInstrInfo(); in emitEntryFunctionFlatScratchInit()
351 const SIInstrInfo *TII = ST.getInstrInfo(); in getEntryFunctionReservedScratchRsrcReg()
420 const SIInstrInfo *TII = ST.getInstrInfo(); in emitEntryFunctionPrologue()
538 const SIInstrInfo *TII = ST.getInstrInfo(); in emitEntryFunctionScratchRsrcRegSetup()
714 const SIInstrInfo *TII = ST.getInstrInfo(); in buildScratchExecCopy()
755 const SIInstrInfo *TII = ST.getInstrInfo(); in emitPrologue()
966 const SIInstrInfo *TII = ST.getInstrInfo(); in emitEpilogue()
1111 const SIInstrInfo *TII = ST.getInstrInfo(); in processFunctionBeforeFrameFinalized()
1400 const SIInstrInfo *TII = ST.getInstrInfo(); in allocateScavengingFrameIndexesNearIncomingSP()
1405 if (SIInstrInfo::isLegalMUBUFImmOffset(MaxOffset)) in allocateScavengingFrameIndexesNearIncomingSP()
[all …]
H A DSIFixVGPRCopies.cpp50 const SIInstrInfo *TII = ST.getInstrInfo(); in runOnMachineFunction()
H A DSILateBranchLowering.cpp30 const SIInstrInfo *TII = nullptr;
70 const SIInstrInfo *TII, MachineFunction &MF) { in generateEndPgm()
H A DAMDGPUInsertDelayAlu.cpp30 const SIInstrInfo *SII;
392 unsigned Cycles = SIInstrInfo::getNumWaitStates(MI); in runOnMachineBasicBlock()
/llvm-project-15.0.7/llvm/test/CodeGen/AMDGPU/
H A Dstale-livevar-in-twoaddr-pass.mir2 # This used to fail under ASAN enabled build because we didn't update LiveVariables in SIInstrInfo:…
H A Dinsert-branch-w32.mir4 # Designed to provoke calling SIInstrInfo::insertBranch in wave32 mode

123