145   assert(SIInstrInfo::isVMEM(Inst));  in getVmemType()
146   if (!SIInstrInfo::isMIMG(Inst))  in getVmemType()
236   RegInterval getRegInterval(const MachineInstr *MI, const SIInstrInfo *TII,
247   void updateByEvent(const SIInstrInfo *TII, const SIRegisterInfo *TRI,
325   void setExpScore(const MachineInstr *MI, const SIInstrInfo *TII,
352   const SIInstrInfo *TII = nullptr;
463                                             const SIInstrInfo *TII,  in getRegInterval()
504                                   const SIInstrInfo *TII,  in setExpScore()
518   return SIInstrInfo::isVALU(MI) &&  in mayWriteLDSThroughDMA()
519          (SIInstrInfo::isMUBUF(MI) || SIInstrInfo::isFLAT(MI)) &&  in mayWriteLDSThroughDMA()
523 void WaitcntBrackets::updateByEvent(const SIInstrInfo *TII,  in updateByEvent()
564       } else if (SIInstrInfo::isAtomicRet(Inst) &&  in updateByEvent()
587       } else if (SIInstrInfo::isAtomicRet(Inst)) {  in updateByEvent()
596       } else if (SIInstrInfo::isAtomicRet(Inst)) {  in updateByEvent()
609       } else if (SIInstrInfo::isAtomicRet(Inst)) {  in updateByEvent()
667         if (SIInstrInfo::isVMEM(Inst)) {  in updateByEvent()
1165             if (Op.isUse() || !SIInstrInfo::isVMEM(MI) ||  in generateWaitcntInstBefore()
1266       SIInstrInfo::isVINTERP(*It)) {  in generateWaitcnt()
1389       else if (Inst.mayLoad() && !SIInstrInfo::isAtomicNoRet(Inst))  in updateEventWaitcntAfter()
1408   } else if (SIInstrInfo::isVMEM(Inst) &&  in updateEventWaitcntAfter()
1412     else if ((Inst.mayLoad() && !SIInstrInfo::isAtomicNoRet(Inst)) ||  in updateEventWaitcntAfter()
1420         (Inst.mayStore() || SIInstrInfo::isAtomicRet(Inst))) {  in updateEventWaitcntAfter()
1433   } else if (SIInstrInfo::isLDSDIR(Inst)) {  in updateEventWaitcntAfter()
1438   } else if (SIInstrInfo::isEXP(Inst)) {  in updateEventWaitcntAfter()
1719       if (SIInstrInfo::isVMEM(MI)) {  in shouldFlushVmCnt()
1747         else if (SIInstrInfo::isVMEM(MI) && MI.mayLoad() && Op.isDef())  in shouldFlushVmCnt()