Home
last modified time | relevance | path

Searched refs:e16 (Results 1 – 25 of 581) sorted by relevance

12345678910>>...24

/llvm-project-15.0.7/llvm/test/CodeGen/RISCV/rvv/
H A Dfixed-vectors-fp-conv.ll10 ; CHECK-NEXT: vsetivli zero, 2, e16, mf4, ta, mu
24 ; CHECK-NEXT: vsetivli zero, 2, e16, mf4, ta, mu
40 ; LMULMAX8-NEXT: vsetivli zero, 8, e16, m1, ta, mu
48 ; LMULMAX1-NEXT: vsetivli zero, 8, e16, m1, ta, mu
50 ; LMULMAX1-NEXT: vsetivli zero, 4, e16, m1, ta, mu
52 ; LMULMAX1-NEXT: vsetivli zero, 4, e16, mf2, ta, mu
68 ; LMULMAX8-NEXT: vsetivli zero, 8, e16, m1, ta, mu
78 ; LMULMAX1-NEXT: vsetivli zero, 8, e16, m1, ta, mu
80 ; LMULMAX1-NEXT: vsetivli zero, 2, e16, mf2, ta, mu
86 ; LMULMAX1-NEXT: vsetivli zero, 4, e16, m1, ta, mu
[all …]
H A Dfixed-vectors-extload-truncstore.ll10 ; CHECK-NEXT: vsetivli zero, 2, e16, mf4, ta, mu
23 ; CHECK-NEXT: vsetivli zero, 2, e16, mf4, ta, mu
35 ; CHECK-NEXT: vsetivli zero, 2, e16, mf4, ta, mu
95 ; CHECK-NEXT: vsetivli zero, 4, e16, mf2, ta, mu
107 ; CHECK-NEXT: vsetivli zero, 4, e16, mf2, ta, mu
189 ; CHECK-NEXT: vsetivli zero, 8, e16, m1, ta, mu
201 ; CHECK-NEXT: vsetivli zero, 8, e16, m1, ta, mu
1879 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
1891 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
1905 ; CHECK-NEXT: vsetvli a0, zero, e16, m2, ta, mu
[all …]
H A Dvreductions-fp-sdnode.ll12 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
14 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
25 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
27 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
40 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
42 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, ta, mu
53 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
68 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
70 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
81 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
[all …]
H A Dvmv-copy.mir99 ; 73 = e16,m2
106 ; CHECK-NEXT: $v0m2 = PseudoVLE32_V_M2 $x18, $noreg, 4 /* e16 */, implicit $vl, implicit $vtype
125 ; 73 = e16,m2
132 ; CHECK-NEXT: $v0m2 = PseudoVLE32_V_M2 $x18, $noreg, 4 /* e16 */, implicit $vl, implicit $vtype
151 ; 73 = e16,m2
158 ; CHECK-NEXT: $v0m2 = PseudoVLE32_V_M2 $x18, $noreg, 4 /* e16 */, implicit $vl, implicit $vtype
172 ; 73 = e16,m2
176 …; CHECK-NEXT: $x15 = PseudoVSETIVLI 4, 73 /* e16, m2, ta, mu */, implicit-def $vl, implicit-def $v…
178 …; CHECK-NEXT: $v8m2 = PseudoVLE16_V_M2 killed $x17, $noreg, 4 /* e16 */, implicit $vl, implicit $v…
193 ; 73 = e16,m2
[all …]
H A Dinsertelt-fp-rv32.ll8 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, tu, mu
18 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
20 ; CHECK-NEXT: vsetivli zero, 4, e16, mf4, tu, mu
30 ; CHECK-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
33 ; CHECK-NEXT: vsetvli zero, a1, e16, mf4, tu, mu
43 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, tu, mu
53 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, ta, mu
55 ; CHECK-NEXT: vsetivli zero, 4, e16, mf2, tu, mu
78 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, tu, mu
88 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
[all …]
H A Dinsertelt-fp-rv64.ll8 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, tu, mu
18 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
20 ; CHECK-NEXT: vsetivli zero, 4, e16, mf4, tu, mu
30 ; CHECK-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
33 ; CHECK-NEXT: vsetvli zero, a1, e16, mf4, tu, mu
43 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, tu, mu
53 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, ta, mu
55 ; CHECK-NEXT: vsetivli zero, 4, e16, mf2, tu, mu
78 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, tu, mu
88 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
[all …]
H A Dvtruncs-sdnode.ll60 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
72 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
82 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, ta, mu
94 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, ta, mu
104 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
116 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
127 ; CHECK-NEXT: vsetvli a0, zero, e16, m2, ta, mu
139 ; CHECK-NEXT: vsetvli a0, zero, e16, m2, ta, mu
150 ; CHECK-NEXT: vsetvli a0, zero, e16, m4, ta, mu
162 ; CHECK-NEXT: vsetvli a0, zero, e16, m4, ta, mu
[all …]
H A Dfixed-vectors-reduction-fp.ll10 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
23 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
39 ; CHECK-NEXT: vsetivli zero, 2, e16, mf4, ta, mu
53 ; CHECK-NEXT: vsetivli zero, 2, e16, mf4, ta, mu
69 ; CHECK-NEXT: vsetivli zero, 4, e16, mf2, ta, mu
83 ; CHECK-NEXT: vsetivli zero, 4, e16, mf2, ta, mu
99 ; CHECK-NEXT: vsetivli zero, 8, e16, m1, ta, mu
113 ; CHECK-NEXT: vsetivli zero, 8, e16, m1, ta, mu
160 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
162 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
[all …]
H A Dfixed-vectors-i2fp.ll243 ; LMULMAX1-NEXT: vsetivli zero, 8, e16, m1, ta, mu
245 ; LMULMAX1-NEXT: vsetivli zero, 2, e16, mf2, ta, mu
250 ; LMULMAX1-NEXT: vsetivli zero, 4, e16, m1, ta, mu
252 ; LMULMAX1-NEXT: vsetivli zero, 2, e16, mf2, ta, mu
287 ; LMULMAX1-NEXT: vsetivli zero, 8, e16, m1, ta, mu
294 ; LMULMAX1-NEXT: vsetivli zero, 4, e16, m1, ta, mu
427 ; CHECK-NEXT: vsetvli zero, zero, e16, mf4, ta, mu
456 ; CHECK-NEXT: vsetivli zero, 2, e16, mf4, ta, mu
468 ; CHECK-NEXT: vsetivli zero, 2, e16, mf4, ta, mu
580 ; CHECK-NEXT: vsetivli zero, 8, e16, m1, ta, mu
[all …]
H A Dvfptrunc-sdnode.ll11 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
23 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, ta, mu
35 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
47 ; CHECK-NEXT: vsetvli a0, zero, e16, m2, ta, mu
59 ; CHECK-NEXT: vsetvli a0, zero, e16, m4, ta, mu
73 ; CHECK-NEXT: vsetvli zero, zero, e16, mf4, ta, mu
98 ; CHECK-NEXT: vsetvli zero, zero, e16, mf2, ta, mu
123 ; CHECK-NEXT: vsetvli zero, zero, e16, m1, ta, mu
148 ; CHECK-NEXT: vsetvli zero, zero, e16, m2, ta, mu
H A Dvfpext-sdnode.ll11 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
23 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
36 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, ta, mu
48 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, ta, mu
61 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
73 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
86 ; CHECK-NEXT: vsetvli a0, zero, e16, m2, ta, mu
98 ; CHECK-NEXT: vsetvli a0, zero, e16, m2, ta, mu
111 ; CHECK-NEXT: vsetvli a0, zero, e16, m4, ta, mu
H A Dvfptoi-sdnode.ll78 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
88 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
98 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
109 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
120 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
132 ; CHECK-NEXT: vsetvli a0, zero, e16, mf4, ta, mu
190 ; CHECK-NEXT: vsetvli a0, zero, e16, mf2, ta, mu
302 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
312 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
322 ; CHECK-NEXT: vsetvli a0, zero, e16, m1, ta, mu
[all …]
H A Dvreductions-fp-vp.ll12 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
14 ; CHECK-NEXT: vsetvli zero, a0, e16, mf4, tu, mu
25 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
27 ; CHECK-NEXT: vsetvli zero, a0, e16, mf4, tu, mu
40 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
42 ; CHECK-NEXT: vsetvli zero, a0, e16, mf2, tu, mu
53 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
68 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
70 ; CHECK-NEXT: vsetvli zero, a0, e16, m1, tu, mu
81 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
[all …]
H A Dvlsegff-rv32-dead.ll11 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
28 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
43 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
57 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
70 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
83 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
H A Dvlsegff-rv64-dead.ll11 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
28 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
43 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
57 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
70 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
83 ; CHECK-NEXT: vsetvli zero, a1, e16, m4, ta, mu
H A Dload-add-store-16.ll12 ; CHECK-NEXT: vsetvli a1, zero, e16, m1, ta, mu
28 ; CHECK-NEXT: vsetvli a1, zero, e16, m2, ta, mu
44 ; CHECK-NEXT: vsetvli a1, zero, e16, m4, ta, mu
60 ; CHECK-NEXT: vsetvli a1, zero, e16, m8, ta, mu
74 ; CHECK-NEXT: vsetvli a3, zero, e16, mf2, ta, mu
90 ; CHECK-NEXT: vsetvli a3, zero, e16, mf4, ta, mu
H A Dfptosi-sat.ll165 ; CHECK-NEXT: vsetvli zero, zero, e16, m1, ta, mu
169 ; CHECK-NEXT: vsetvli zero, zero, e16, m1, ta, mu
186 ; CHECK-NEXT: vsetvli zero, zero, e16, m2, ta, mu
190 ; CHECK-NEXT: vsetvli zero, zero, e16, m2, ta, mu
410 ; CHECK-NEXT: vsetvli zero, zero, e16, m1, ta, mu
414 ; CHECK-NEXT: vsetvli zero, zero, e16, m1, ta, mu
433 ; CHECK-NEXT: vsetvli zero, zero, e16, m2, ta, mu
437 ; CHECK-NEXT: vsetvli zero, zero, e16, m2, ta, mu
626 ; CHECK32-NEXT: vsetvli a0, zero, e16, m1, ta, mu
650 ; CHECK64-NEXT: vsetvli a0, zero, e16, m1, ta, mu
[all …]
H A Dextractelt-fp-rv32.ll8 ; CHECK-NEXT: vsetivli zero, 0, e16, mf4, ta, mu
18 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
29 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
40 ; CHECK-NEXT: vsetivli zero, 0, e16, mf2, ta, mu
50 ; CHECK-NEXT: vsetivli zero, 1, e16, mf2, ta, mu
61 ; CHECK-NEXT: vsetivli zero, 1, e16, mf2, ta, mu
72 ; CHECK-NEXT: vsetivli zero, 0, e16, m1, ta, mu
82 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
93 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
104 ; CHECK-NEXT: vsetivli zero, 0, e16, m2, ta, mu
[all …]
H A Dinsertelt-int-rv64.ll323 ; CHECK-NEXT: vsetvli a1, zero, e16, m1, tu, mu
333 ; CHECK-NEXT: vsetvli a1, zero, e16, m1, ta, mu
335 ; CHECK-NEXT: vsetivli zero, 4, e16, m1, tu, mu
345 ; CHECK-NEXT: vsetvli a2, zero, e16, m1, ta, mu
348 ; CHECK-NEXT: vsetvli zero, a0, e16, m1, tu, mu
358 ; CHECK-NEXT: vsetvli a1, zero, e16, m2, tu, mu
368 ; CHECK-NEXT: vsetvli a1, zero, e16, m2, ta, mu
370 ; CHECK-NEXT: vsetivli zero, 4, e16, m2, tu, mu
380 ; CHECK-NEXT: vsetvli a2, zero, e16, m2, ta, mu
383 ; CHECK-NEXT: vsetvli zero, a0, e16, m2, tu, mu
[all …]
H A Durem-seteq-vec.ll10 ; RV32-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
26 ; RV64-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
52 ; RV32-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
65 ; RV64-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
87 ; RV32-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
105 ; RV64-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
133 ; RV32-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
148 ; RV64-NEXT: vsetvli a1, zero, e16, mf4, ta, mu
H A Dzvlsseg-zero-vl.ll14 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
34 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
53 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
73 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
93 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
111 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
133 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
146 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
162 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
175 ; CHECK-NEXT: vsetivli zero, 0, e16, m4, ta, mu
[all …]
H A Dextractelt-fp-rv64.ll8 ; CHECK-NEXT: vsetivli zero, 0, e16, mf4, ta, mu
18 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
29 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
40 ; CHECK-NEXT: vsetivli zero, 0, e16, mf2, ta, mu
50 ; CHECK-NEXT: vsetivli zero, 1, e16, mf2, ta, mu
61 ; CHECK-NEXT: vsetivli zero, 1, e16, mf2, ta, mu
72 ; CHECK-NEXT: vsetivli zero, 0, e16, m1, ta, mu
82 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
93 ; CHECK-NEXT: vsetivli zero, 1, e16, m1, ta, mu
104 ; CHECK-NEXT: vsetivli zero, 0, e16, m2, ta, mu
[all …]
H A Dfixed-vectors-vfwmacc.ll12 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
24 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
38 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
52 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
68 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
84 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
97 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
112 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
125 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
140 ; CHECK-NEXT: vsetivli zero, 1, e16, mf4, ta, mu
[all …]
/llvm-project-15.0.7/clang/test/CodeGenCXX/
H A Dpr12251.cpp129 enum e16 { e16_a = -2147483648 }; enum
130 e16 g16(e16 *x) { in g16()
/llvm-project-15.0.7/llvm/test/CodeGen/RISCV/
H A Dregalloc-last-chance-recoloring-failure.ll27 ; CHECK-NEXT: vsetvli zero, a0, e16, m4, ta, mu
41 ; CHECK-NEXT: vsetvli zero, s0, e16, m4, tu, mu
50 ; CHECK-NEXT: vsetvli zero, a0, e16, m4, tu, mu
52 ; CHECK-NEXT: vsetvli zero, s0, e16, m4, ta, mu
70 ; CHECK-NEXT: vsetvli zero, a0, e16, m4, tu, mu
103 ; SUBREGLIVENESS-NEXT: vsetvli zero, a0, e16, m4, ta, mu
117 ; SUBREGLIVENESS-NEXT: vsetvli zero, s0, e16, m4, tu, mu
123 ; SUBREGLIVENESS-NEXT: vsetvli zero, a0, e16, m4, tu, mu
125 ; SUBREGLIVENESS-NEXT: vsetvli zero, s0, e16, m4, ta, mu
138 ; SUBREGLIVENESS-NEXT: vsetvli zero, a0, e16, m4, tu, mu

12345678910>>...24