1 /* 2 * SPDX-License-Identifier: BSD-3-Clause 3 * Copyright (C) IBM Corporation 2014. 4 */ 5 6 #ifndef _RTE_CPUFLAGS_PPC_64_H_ 7 #define _RTE_CPUFLAGS_PPC_64_H_ 8 9 #ifdef __cplusplus 10 extern "C" { 11 #endif 12 13 /** 14 * Enumeration of all CPU features supported 15 */ 16 enum rte_cpu_flag_t { 17 RTE_CPUFLAG_PPC_LE = 0, 18 RTE_CPUFLAG_TRUE_LE, 19 RTE_CPUFLAG_PSERIES_PERFMON_COMPAT, 20 RTE_CPUFLAG_VSX, 21 RTE_CPUFLAG_ARCH_2_06, 22 RTE_CPUFLAG_POWER6_EXT, 23 RTE_CPUFLAG_DFP, 24 RTE_CPUFLAG_PA6T, 25 RTE_CPUFLAG_ARCH_2_05, 26 RTE_CPUFLAG_ICACHE_SNOOP, 27 RTE_CPUFLAG_SMT, 28 RTE_CPUFLAG_BOOKE, 29 RTE_CPUFLAG_CELLBE, 30 RTE_CPUFLAG_POWER5_PLUS, 31 RTE_CPUFLAG_POWER5, 32 RTE_CPUFLAG_POWER4, 33 RTE_CPUFLAG_NOTB, 34 RTE_CPUFLAG_EFP_DOUBLE, 35 RTE_CPUFLAG_EFP_SINGLE, 36 RTE_CPUFLAG_SPE, 37 RTE_CPUFLAG_UNIFIED_CACHE, 38 RTE_CPUFLAG_4xxMAC, 39 RTE_CPUFLAG_MMU, 40 RTE_CPUFLAG_FPU, 41 RTE_CPUFLAG_ALTIVEC, 42 RTE_CPUFLAG_PPC601, 43 RTE_CPUFLAG_PPC64, 44 RTE_CPUFLAG_PPC32, 45 RTE_CPUFLAG_TAR, 46 RTE_CPUFLAG_LSEL, 47 RTE_CPUFLAG_EBB, 48 RTE_CPUFLAG_DSCR, 49 RTE_CPUFLAG_HTM, 50 RTE_CPUFLAG_ARCH_2_07, 51 /* The last item */ 52 RTE_CPUFLAG_NUMFLAGS,/**< This should always be the last! */ 53 }; 54 55 #include "generic/rte_cpuflags.h" 56 57 #ifdef __cplusplus 58 } 59 #endif 60 61 #endif /* _RTE_CPUFLAGS_PPC_64_H_ */ 62