Home
last modified time | relevance | path

Searched refs:tmp1 (Results 1 – 25 of 1657) sorted by relevance

12345678910>>...67

/llvm-project-15.0.7/libc/AOR_v20.02/string/arm/
H A Dstrcmp.S109 bic tmp1, tmp1, #7
265 S2HI tmp1, const_m1, tmp1
275 lsls tmp1, tmp1, #31
283 subs tmp1, tmp1, data2
290 subs tmp1, tmp1, data2
297 subs tmp1, tmp1, data2
306 subs tmp1, tmp1, data2
313 subs tmp1, tmp1, data2
350 eor tmp1, tmp1, data1
391 eor tmp1, tmp1, data1
[all …]
H A Dmemcpy.S64 #define tmp1 r3 macro
135 rsb tmp1, tmp1, #(56 - PC_OFFSET + INSN_SIZE)
136 add pc, pc, tmp1
159 add dst, dst, tmp1
161 rsb tmp1, tmp1, #(60 - PC_OFFSET/2 + INSN_SIZE/2)
215 and tmp1, dst, #7
216 cmp tmp1, tmp2
278 rsb tmp1, tmp1, #(56 - PC_OFFSET + INSN_SIZE)
279 add pc, pc, tmp1
335 rsb tmp1, tmp1, #(56 - PC_OFFSET + INSN_SIZE)
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/ARM/
H A Dvst4.ll8 …d @llvm.arm.neon.vst4.p0i8.v8i8(i8* %A, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %…
18 …d @llvm.arm.neon.vst4.p0i8.v8i8(i8* %A, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %…
30 …m.arm.neon.vst4.p0i8.v4i16(i8* %tmp0, <4 x i16> %tmp1, <4 x i16> %tmp1, <4 x i16> %tmp1, <4 x i16>…
40 …m.arm.neon.vst4.p0i8.v2i32(i8* %tmp0, <2 x i32> %tmp1, <2 x i32> %tmp1, <2 x i32> %tmp1, <2 x i32>…
49 ….neon.vst4.p0i8.v2f32(i8* %tmp0, <2 x float> %tmp1, <2 x float> %tmp1, <2 x float> %tmp1, <2 x flo…
59 …m.arm.neon.vst4.p0i8.v1i64(i8* %tmp0, <1 x i64> %tmp1, <1 x i64> %tmp1, <1 x i64> %tmp1, <1 x i64>…
69 …m.arm.neon.vst4.p0i8.v1i64(i8* %tmp0, <1 x i64> %tmp1, <1 x i64> %tmp1, <1 x i64> %tmp1, <1 x i64>…
81 …m.arm.neon.vst4.p0i8.v1i64(i8* %tmp0, <1 x i64> %tmp1, <1 x i64> %tmp1, <1 x i64> %tmp1, <1 x i64>…
93 …llvm.arm.neon.vst4.p0i8.v16i8(i8* %A, <16 x i8> %tmp1, <16 x i8> %tmp1, <16 x i8> %tmp1, <16 x i8>…
104 …m.arm.neon.vst4.p0i8.v8i16(i8* %tmp0, <8 x i16> %tmp1, <8 x i16> %tmp1, <8 x i16> %tmp1, <8 x i16>…
[all …]
H A Dvshift.ll6 %tmp1 = load <8 x i8>, <8 x i8>* %A
8 %tmp3 = shl <8 x i8> %tmp1, %tmp2
15 %tmp1 = load <4 x i16>, <4 x i16>* %A
17 %tmp3 = shl <4 x i16> %tmp1, %tmp2
24 %tmp1 = load <2 x i32>, <2 x i32>* %A
26 %tmp3 = shl <2 x i32> %tmp1, %tmp2
35 %tmp3 = shl <1 x i64> %tmp1, %tmp2
42 %tmp1 = load <8 x i8>, <8 x i8>* %A
76 %tmp3 = shl <16 x i8> %tmp1, %tmp2
85 %tmp3 = shl <8 x i16> %tmp1, %tmp2
[all …]
H A Dvst3.ll9 …call void @llvm.arm.neon.vst3.p0i8.v8i8(i8* %A, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %tmp1, i3…
18 …oid @llvm.arm.neon.vst3.p0i8.v4i16(i8* %tmp0, <4 x i16> %tmp1, <4 x i16> %tmp1, <4 x i16> %tmp1, i…
27 …oid @llvm.arm.neon.vst3.p0i8.v2i32(i8* %tmp0, <2 x i32> %tmp1, <2 x i32> %tmp1, <2 x i32> %tmp1, i…
38 …oid @llvm.arm.neon.vst3.p0i8.v2i32(i8* %tmp0, <2 x i32> %tmp1, <2 x i32> %tmp1, <2 x i32> %tmp1, i…
49 …@llvm.arm.neon.vst3.p0i8.v2f32(i8* %tmp0, <2 x float> %tmp1, <2 x float> %tmp1, <2 x float> %tmp1,…
60 …oid @llvm.arm.neon.vst3.p0i8.v1i64(i8* %tmp0, <1 x i64> %tmp1, <1 x i64> %tmp1, <1 x i64> %tmp1, i…
70 …oid @llvm.arm.neon.vst3.p0i8.v1i64(i8* %tmp0, <1 x i64> %tmp1, <1 x i64> %tmp1, <1 x i64> %tmp1, i…
95 …call void @llvm.arm.neon.vst3.p0i8.v16i8(i8* %A, <16 x i8> %tmp1, <16 x i8> %tmp1, <16 x i8> %tmp1…
105 …oid @llvm.arm.neon.vst3.p0i8.v8i16(i8* %tmp0, <8 x i16> %tmp1, <8 x i16> %tmp1, <8 x i16> %tmp1, i…
117 …oid @llvm.arm.neon.vst3.p0i8.v8i16(i8* %tmp0, <8 x i16> %tmp1, <8 x i16> %tmp1, <8 x i16> %tmp1, i…
[all …]
H A Dvcnt.ll7 %tmp1 = load <8 x i8>, <8 x i8>* %A
15 %tmp1 = load <16 x i8>, <16 x i8>* %A
26 %tmp1 = load <8 x i8>, <8 x i8>* %A
34 %tmp1 = load <4 x i16>, <4 x i16>* %A
42 %tmp1 = load <2 x i32>, <2 x i32>* %A
49 %tmp1 = load <1 x i64>, <1 x i64>* %A
57 %tmp1 = load <16 x i8>, <16 x i8>* %A
65 %tmp1 = load <8 x i16>, <8 x i16>* %A
73 %tmp1 = load <4 x i32>, <4 x i32>* %A
88 %tmp1 = load <8 x i8>, <8 x i8>* %A
[all …]
H A Dvneg.ll6 %tmp1 = load <8 x i8>, <8 x i8>* %A
7 %tmp2 = sub <8 x i8> zeroinitializer, %tmp1
14 %tmp1 = load <4 x i16>, <4 x i16>* %A
22 %tmp1 = load <2 x i32>, <2 x i32>* %A
38 %tmp1 = load <16 x i8>, <16 x i8>* %A
46 %tmp1 = load <8 x i16>, <8 x i16>* %A
54 %tmp1 = load <4 x i32>, <4 x i32>* %A
70 %tmp1 = load <8 x i8>, <8 x i8>* %A
78 %tmp1 = load <4 x i16>, <4 x i16>* %A
86 %tmp1 = load <2 x i32>, <2 x i32>* %A
[all …]
H A Dvst2.ll7 %tmp1 = load <8 x i8>, <8 x i8>* %B
8 call void @llvm.arm.neon.vst2.p0i8.v8i8(i8* %A, <8 x i8> %tmp1, <8 x i8> %tmp1, i32 8)
17 %tmp1 = load <8 x i8>, <8 x i8>* %B
18 call void @llvm.arm.neon.vst2.p0i8.v8i8(i8* %A, <8 x i8> %tmp1, <8 x i8> %tmp1, i32 4)
30 call void @llvm.arm.neon.vst2.p0i8.v4i16(i8* %tmp0, <4 x i16> %tmp1, <4 x i16> %tmp1, i32 32)
39 call void @llvm.arm.neon.vst2.p0i8.v2i32(i8* %tmp0, <2 x i32> %tmp1, <2 x i32> %tmp1, i32 1)
48 call void @llvm.arm.neon.vst2.p0i8.v2f32(i8* %tmp0, <2 x float> %tmp1, <2 x float> %tmp1, i32 1)
58 call void @llvm.arm.neon.vst2.p0i8.v1i64(i8* %tmp0, <1 x i64> %tmp1, <1 x i64> %tmp1, i32 32)
69 call void @llvm.arm.neon.vst2.p0i8.v1i64(i8* %tmp0, <1 x i64> %tmp1, <1 x i64> %tmp1, i32 8)
80 call void @llvm.arm.neon.vst2.p0i8.v16i8(i8* %A, <16 x i8> %tmp1, <16 x i8> %tmp1, i32 8)
[all …]
H A Dvshl.ll6 %tmp1 = load <8 x i8>, <8 x i8>* %A
15 %tmp1 = load <4 x i16>, <4 x i16>* %A
24 %tmp1 = load <2 x i32>, <2 x i32>* %A
33 %tmp1 = load <1 x i64>, <1 x i64>* %A
42 %tmp1 = load <8 x i8>, <8 x i8>* %A
51 %tmp1 = load <4 x i16>, <4 x i16>* %A
60 %tmp1 = load <2 x i32>, <2 x i32>* %A
69 %tmp1 = load <1 x i64>, <1 x i64>* %A
78 %tmp1 = load <16 x i8>, <16 x i8>* %A
153 %tmp1 = load <8 x i8>, <8 x i8>* %A
[all …]
H A Dvstlane.ll279 …call void @llvm.arm.neon.vst3lane.p0i8.v8i8(i8* %A, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %tmp1…
294 …@llvm.arm.neon.vst3lane.p0i8.v4i16(i8* %tmp0, <4 x i16> %tmp1, <4 x i16> %tmp1, <4 x i16> %tmp1, i…
308 …@llvm.arm.neon.vst3lane.p0i8.v2i32(i8* %tmp0, <2 x i32> %tmp1, <2 x i32> %tmp1, <2 x i32> %tmp1, i…
410 …lvm.arm.neon.vst4lane.p0i8.v8i8(i8* %A, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %…
428 …lvm.arm.neon.vst4lane.p0i8.v8i8(i8* %A, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %tmp1, <8 x i8> %…
445 …m.neon.vst4lane.p0i8.v4i16(i8* %tmp0, <4 x i16> %tmp1, <4 x i16> %tmp1, <4 x i16> %tmp1, <4 x i16>…
461 …m.neon.vst4lane.p0i8.v2i32(i8* %tmp0, <2 x i32> %tmp1, <2 x i32> %tmp1, <2 x i32> %tmp1, <2 x i32>…
476 …n.vst4lane.p0i8.v2f32(i8* %tmp0, <2 x float> %tmp1, <2 x float> %tmp1, <2 x float> %tmp1, <2 x flo…
492 …m.neon.vst4lane.p0i8.v8i16(i8* %tmp0, <8 x i16> %tmp1, <8 x i16> %tmp1, <8 x i16> %tmp1, <8 x i16>…
508 …m.neon.vst4lane.p0i8.v4i32(i8* %tmp0, <4 x i32> %tmp1, <4 x i32> %tmp1, <4 x i32> %tmp1, <4 x i32>…
[all …]
/llvm-project-15.0.7/libc/AOR_v20.02/string/aarch64/
H A Dstrlen.S30 #define tmp1 x4 macro
104 clz tmp1, has_nul1
121 orr tmp2, tmp1, tmp3
127 orr tmp2, tmp1, tmp3
158 clz tmp1, has_nul1
190 lsl tmp1, srcin, 3
194 lsr tmp1, tmp4, tmp1 /* Shift (tmp1 & 63). */
197 lsl tmp1, tmp4, tmp1 /* Shift (tmp1 & 63). */
199 orr tmp1, tmp1, REP8_80
200 orn data1, data1, tmp1
[all …]
H A Dstrlen-mte.S26 #define tmp1 x4 macro
81 sub tmp1, data1, tmp1
85 bics has_nul1, tmp1, tmp2
100 add len, len, tmp1, lsr 3
104 sub tmp1, data2, tmp1
111 clz tmp1, tmp1 /* Count bits before NUL. */
112 lsr len, tmp1, 3
123 orr tmp2, tmp1, tmp3
129 orr tmp2, tmp1, tmp3
153 bic has_nul1, tmp1, tmp2
[all …]
H A Dstrcmp.S33 #define tmp1 x7 macro
41 eor tmp1, src1, src2
43 tst tmp1, #7
45 ands tmp1, src1, #7
54 sub tmp1, data1, zeroones
94 sub tmp1, tmp3, zeroones
96 bic has_nul, tmp1, tmp2
119 lsl tmp1, tmp1, #3 /* Bytes beyond alignment -> bits. */
121 neg tmp1, tmp1 /* Bits to alignment -64. */
153 and tmp1, src2, #0xff8
[all …]
H A Dstrchr-mte.S24 #define tmp1 x3 macro
77 lsl tmp1, tmp1, #2
81 lsl tmp1, tmp3, tmp1
84 ands tmp1, tmp3, tmp1 /* Mask padding bits. */
94 mov tmp1, vend.d[0]
95 cbnz tmp1, L(end)
103 mov tmp1, vend.d[0]
104 cbz tmp1, L(loop)
120 rbit tmp1, tmp1
123 clz tmp1, tmp1 /* And counting the leading zeros. */
[all …]
H A Dstrchrnul.S24 #define tmp1 x3 macro
58 ands tmp1, srcin, #31
66 neg tmp1, tmp1
75 lsl tmp1, tmp1, #1
79 lsr tmp1, tmp3, tmp1
82 bic tmp1, tmp3, tmp1 // Mask padding bits.
83 cbnz tmp1, L(tail)
96 mov tmp1, vend1.d[0]
97 cbz tmp1, L(loop)
109 rbit tmp1, tmp1
[all …]
H A Dstrchr.S24 #define tmp1 x3 macro
63 ands tmp1, srcin, #31
72 neg tmp1, tmp1
83 lsl tmp1, tmp1, #1
87 lsr tmp1, tmp3, tmp1
90 bic tmp1, tmp3, tmp1 // Mask padding bits.
91 cbnz tmp1, L(tail)
105 cbz tmp1, L(loop)
121 rbit tmp1, tmp1
124 clz tmp1, tmp1 /* And counting the leading zeros. */
[all …]
/llvm-project-15.0.7/llvm/test/Analysis/ScalarEvolution/
H A Dlshr-shl-differentconstmask.ll14 %tmp1 = udiv i32 %val, 64
15 %tmp2 = mul i32 %tmp1, 16
28 %tmp1 = udiv i32 %val, 16
29 %tmp2 = mul i32 %tmp1, 64
44 %tmp1 = lshr i32 %val, 6
45 %tmp2 = shl i32 %tmp1, 4
59 %tmp2 = shl i32 %tmp1, 4
72 %tmp1 = lshr i32 %val, 4
73 %tmp2 = shl i32 %tmp1, 6
115 ret i32 %tmp1
[all …]
H A Dshl-lshr-differentconstmask.ll14 %tmp1 = mul i32 %val, 64
15 %tmp2 = udiv i32 %tmp1, 16
28 %tmp1 = mul i32 %val, 16
29 %tmp2 = udiv i32 %tmp1, 64
44 %tmp1 = shl i32 %val, 6
45 %tmp2 = lshr i32 %tmp1, 4
59 %tmp2 = lshr i32 %tmp1, 4
72 %tmp1 = shl i32 %val, 4
102 %tmp1 = shl i32 %val, 2
115 ret i32 %tmp1
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/AArch64/
H A Dneon-scalar-by-elem-fma.ll62 %tmp2 = fsub float -0.0, %tmp1
71 %tmp2 = fsub float -0.0, %tmp1
81 %tmp2 = fsub float -0.0, %tmp1
90 %tmp2 = fsub double -0.0, %tmp1
99 %tmp2 = fsub double -0.0, %tmp1
165 %tmp2 = fneg float %tmp1
174 %tmp2 = fneg float %tmp1
183 %tmp2 = fneg float %tmp1
192 %tmp2 = fneg double %tmp1
201 %tmp2 = fneg double %tmp1
[all …]
H A Darm64-neon-scalar-by-elem-mul.ll6 %tmp1 = extractelement <2 x float> %v, i32 1
7 %tmp2 = fmul float %a, %tmp1;
14 %tmp1 = extractelement <2 x float> %v, i32 1
15 %tmp2 = fmul float %tmp1, %a;
23 %tmp1 = extractelement <4 x float> %v, i32 3
24 %tmp2 = fmul float %a, %tmp1;
31 %tmp1 = extractelement <4 x float> %v, i32 3
32 %tmp2 = fmul float %tmp1, %a;
41 %tmp2 = fmul double %a, %tmp1;
51 %tmp2 = fmul double %a, %tmp1;
[all …]
H A Dneon-bitwise-instructions.ll10 ret <8 x i8> %tmp1
19 ret <16 x i8> %tmp1
29 ret <8 x i8> %tmp1
38 ret <16 x i8> %tmp1
48 ret <8 x i8> %tmp1
57 ret <16 x i8> %tmp1
130 ret <2 x i32> %tmp1
139 ret <2 x i32> %tmp1
148 ret <2 x i32> %tmp1
157 ret <2 x i32> %tmp1
[all …]
H A Dsigned-truncation-check.ll110 ret i1 %tmp1
123 ret i1 %tmp1
134 ret i1 %tmp1
145 ret i1 %tmp1
156 ret i1 %tmp1
167 ret i1 %tmp1
178 ret i1 %tmp1
193 ret i1 %tmp1
210 ret i1 %tmp1
221 ret i1 %tmp1
[all …]
H A Dlack-of-signed-truncation-check.ll110 ret i1 %tmp1
121 ret i1 %tmp1
132 ret i1 %tmp1
143 ret i1 %tmp1
154 ret i1 %tmp1
165 ret i1 %tmp1
180 ret i1 %tmp1
197 ret i1 %tmp1
208 ret i1 %tmp1
219 ret i1 %tmp1
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/AMDGPU/
H A Dsetcc64.ll15 %tmp1 = sext i1 %tmp0 to i32
25 %tmp1 = sext i1 %tmp0 to i32
35 %tmp1 = sext i1 %tmp0 to i32
45 %tmp1 = sext i1 %tmp0 to i32
55 %tmp1 = sext i1 %tmp0 to i32
66 %tmp1 = sext i1 %tmp0 to i32
76 %tmp1 = sext i1 %tmp0 to i32
87 %tmp1 = sext i1 %tmp0 to i32
99 %tmp1 = sext i1 %tmp0 to i32
110 %tmp1 = sext i1 %tmp0 to i32
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/Thumb2/
H A Dthumb2-tst.ll9 %tmp1 = icmp eq i32 0, %tmp
19 %tmp1 = icmp eq i32 %tmp, 0
29 %tmp1 = icmp eq i32 0, %tmp
39 %tmp1 = icmp eq i32 %tmp, 0
49 %tmp1 = icmp eq i32 0, %tmp
59 %tmp1 = icmp eq i32 0, %tmp
60 ret i1 %tmp1
71 ret i1 %tmp1
82 ret i1 %tmp1
93 ret i1 %tmp1
[all …]

12345678910>>...67