| /llvm-project-15.0.7/llvm/lib/Target/VE/ |
| H A D | VVPInstrInfo.td | 44 SDTCisSameNumEltsAs<0, 2>, 52 SDTCisSameNumEltsAs<0, 2>, 61 SDTCisSameNumEltsAs<0, 3>, 70 SDTCisSameNumEltsAs<0, 2>, 80 SDTCisSameNumEltsAs<0, 3>, 91 SDTCisSameNumEltsAs<0, 4>, 98 SDTCisSameNumEltsAs<0, 3>, 108 SDTCisSameNumEltsAs<0, 1>, 112 SDTCisSameNumEltsAs<0, 4>, 121 SDTCisSameNumEltsAs<1,2>,
|
| H A D | VEInstrInfo.td | 2320 SDTCisSameNumEltsAs<1,2>, IsVLVT<3>]>>;
|
| /llvm-project-15.0.7/llvm/lib/Target/RISCV/ |
| H A D | RISCVInstrInfoVVLPatterns.td | 28 SDTCisSameNumEltsAs<0, 3>, 34 SDTCisSameNumEltsAs<0, 2>, 40 SDTCisSameNumEltsAs<0, 3>, 105 SDTCisSameNumEltsAs<0, 4>, 114 SDTCVecEltisVT<2, i1>, SDTCisSameNumEltsAs<1, 2>, SDTCisVT<3, XLenVT> 118 SDTCVecEltisVT<2, i1>, SDTCisSameNumEltsAs<1, 2>, SDTCisVT<3, XLenVT> 126 SDTCisInt<0>, SDTCisFP<1>, SDTCisSameNumEltsAs<0, 1>, 127 SDTCVecEltisVT<2, i1>, SDTCisSameNumEltsAs<1, 2>, SDTCisVT<3, XLenVT> 130 SDTCisFP<0>, SDTCisInt<1>, SDTCisSameNumEltsAs<0, 1>, 131 SDTCVecEltisVT<2, i1>, SDTCisSameNumEltsAs<1, 2>, SDTCisVT<3, XLenVT> [all …]
|
| /llvm-project-15.0.7/llvm/lib/Target/X86/ |
| H A D | X86InstrFragmentsSIMD.td | 123 SDTCisSameNumEltsAs<1, 3>]>; 208 SDTCisSameNumEltsAs<0, 1>, SDTCisVT<3, i8>]>; 278 SDTCisSameNumEltsAs<0, 3>, 333 SDTCisSameNumEltsAs<0,2>, 347 SDTCisSameNumEltsAs<0, 3>, 493 SDTCisSameNumEltsAs<0,1>, 507 SDTCisSameNumEltsAs<0, 1>, 628 SDTCisSameNumEltsAs<0, 3>]>, []>; 632 SDTCisSameNumEltsAs<0, 3>]>, []>; 728 SDTCisSameNumEltsAs<1, 3>]>; [all …]
|
| /llvm-project-15.0.7/llvm/include/llvm/Target/ |
| H A D | TargetSelectionDAG.td | 76 // SDTCisSameNumEltsAs - The two specified operands have identical number 78 class SDTCisSameNumEltsAs<int OpNum, int OtherOp> : SDTypeConstraint<OpNum> { 147 SDTCisInt<0>, SDTCisInt<1>, SDTCisOpSmallerThanOp<1, 0>, SDTCisSameNumEltsAs<0, 1> 156 SDTCisFP<0>, SDTCisFP<1>, SDTCisOpSmallerThanOp<0, 1>, SDTCisSameNumEltsAs<0, 1> 159 SDTCisFP<0>, SDTCisFP<1>, SDTCisOpSmallerThanOp<1, 0>, SDTCisSameNumEltsAs<0, 1> 162 SDTCisFP<0>, SDTCisInt<1>, SDTCisSameNumEltsAs<0, 1> 165 SDTCisInt<0>, SDTCisFP<1>, SDTCisSameNumEltsAs<0, 1> 168 SDTCisInt<0>, SDTCisFP<1>, SDTCisSameNumEltsAs<0, 1>, SDTCisVT<2, OtherVT> 238 SDTCisSameNumEltsAs<0, 3> 243 SDTCisSameNumEltsAs<0, 2>, SDTCisSameNumEltsAs<0, 4> [all …]
|
| /llvm-project-15.0.7/llvm/utils/TableGen/ |
| H A D | CodeGenDAGPatterns.h | 386 SDTCisSubVecOfVec, SDTCVecEltisVT, SDTCisSameNumEltsAs, SDTCisSameSizeAs enumerator
|
| H A D | CodeGenDAGPatterns.cpp | 1599 ConstraintType = SDTCisSameNumEltsAs; in SDTypeConstraint() 1730 case SDTCisSameNumEltsAs: { in ApplyTypeConstraint()
|
| /llvm-project-15.0.7/llvm/lib/Target/AArch64/ |
| H A D | AArch64SVEInstrInfo.td | 32 SDTCVecEltisVT<1,i1>, SDTCisSameNumEltsAs<0,1> 51 SDTCVecEltisVT<1,i1>, SDTCisSameNumEltsAs<0,1> 61 SDTCVecEltisVT<1,i1>, SDTCisSameNumEltsAs<0,1> 66 SDTCVecEltisVT<1,i1>, SDTCisSameNumEltsAs<0,1> 108 SDTCVecEltisVT<2,i1>, SDTCisSameNumEltsAs<0,2> 117 SDTCVecEltisVT<1,i1>, SDTCisSameNumEltsAs<0,1> 122 SDTCVecEltisVT<1,i1>, SDTCisSameNumEltsAs<0,1> 169 SDTCisSameAs<2,3>, SDTCisSameNumEltsAs<0,1> 282 [SDTCisVec<1>, SDTCVecEltisVT<1,i1>, SDTCisVec<3>, SDTCisSameNumEltsAs<1,3>]>;
|