Searched refs:IsVecInReg (Results 1 – 1 of 1) sorted by relevance
2241 bool IsVecInReg = Op.getOpcode() == ISD::ZERO_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2247 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()2252 IsVecInReg ? ISD::ANY_EXTEND_VECTOR_INREG : ISD::ANY_EXTEND; in SimplifyDemandedBits()2278 bool IsVecInReg = Op.getOpcode() == ISD::SIGN_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2284 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()2289 IsVecInReg ? ISD::ANY_EXTEND_VECTOR_INREG : ISD::ANY_EXTEND; in SimplifyDemandedBits()2313 IsVecInReg ? ISD::ZERO_EXTEND_VECTOR_INREG : ISD::ZERO_EXTEND; in SimplifyDemandedBits()2330 bool IsVecInReg = Op.getOpcode() == ISD::ANY_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2334 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()