Searched refs:KVM_REG_RISCV_CORE (Results 1 – 4 of 4) sorted by relevance
225 __u64 reg_off = id & ~(REG_MASK | KVM_REG_RISCV_CORE); in core_id_to_str()227 assert((id & KVM_REG_RISCV_TYPE_MASK) == KVM_REG_RISCV_CORE); in core_id_to_str()653 case KVM_REG_RISCV_CORE: in print_reg()702 KVM_REG_RISCV | KVM_REG_SIZE_ULONG | KVM_REG_RISCV_CORE | KVM_REG_RISCV_CORE_REG(regs.pc),703 KVM_REG_RISCV | KVM_REG_SIZE_ULONG | KVM_REG_RISCV_CORE | KVM_REG_RISCV_CORE_REG(regs.ra),704 KVM_REG_RISCV | KVM_REG_SIZE_ULONG | KVM_REG_RISCV_CORE | KVM_REG_RISCV_CORE_REG(regs.sp),705 KVM_REG_RISCV | KVM_REG_SIZE_ULONG | KVM_REG_RISCV_CORE | KVM_REG_RISCV_CORE_REG(regs.gp),706 KVM_REG_RISCV | KVM_REG_SIZE_ULONG | KVM_REG_RISCV_CORE | KVM_REG_RISCV_CORE_REG(regs.tp),707 KVM_REG_RISCV | KVM_REG_SIZE_ULONG | KVM_REG_RISCV_CORE | KVM_REG_RISCV_CORE_REG(regs.t0),708 KVM_REG_RISCV | KVM_REG_SIZE_ULONG | KVM_REG_RISCV_CORE | KVM_REG_RISCV_CORE_REG(regs.t1),[all …]
393 KVM_REG_RISCV_CORE); in kvm_riscv_vcpu_get_reg_core()426 KVM_REG_RISCV_CORE); in kvm_riscv_vcpu_set_reg_core()834 u64 reg = KVM_REG_RISCV | size | KVM_REG_RISCV_CORE | i; in copy_core_reg_indices()1242 case KVM_REG_RISCV_CORE: in kvm_riscv_vcpu_set_reg()1275 case KVM_REG_RISCV_CORE: in kvm_riscv_vcpu_get_reg()
30 #define RISCV_CORE_REG(name) __kvm_reg_id(KVM_REG_RISCV_CORE, 0, \
232 #define KVM_REG_RISCV_CORE (0x02 << KVM_REG_RISCV_TYPE_SHIFT) macro