Home
last modified time | relevance | path

Searched refs:SIInstrInfo (Results 1 – 25 of 52) sorted by relevance

123

/freebsd-13.1/contrib/llvm-project/llvm/lib/Target/AMDGPU/
H A DGCNHazardRecognizer.cpp191 if ((SIInstrInfo::isVALU(*MI) || SIInstrInfo::isVMEM(*MI) || in getHazardType()
192 SIInstrInfo::isFLAT(*MI) || SIInstrInfo::isDS(*MI) || in getHazardType()
290 if (SIInstrInfo::isVMEM(*MI) || SIInstrInfo::isFLAT(*MI)) in PreEmitNoopsCommon()
305 if ((SIInstrInfo::isVALU(*MI) || SIInstrInfo::isVMEM(*MI) || in PreEmitNoopsCommon()
306 SIInstrInfo::isFLAT(*MI) || SIInstrInfo::isDS(*MI) || in PreEmitNoopsCommon()
519 return !SIInstrInfo::isVMEM(*MI) && !SIInstrInfo::isFLAT(*MI); in breaksVMEMSoftClause()
915 if (!SIInstrInfo::isSALU(*MI) && !SIInstrInfo::isSMRD(*MI)) in fixVMEMtoScalarWriteHazards()
924 if (!SIInstrInfo::isVMEM(I) && !SIInstrInfo::isDS(I) && in fixVMEMtoScalarWriteHazards()
1168 if (!SIInstrInfo::isMUBUF(*MI) && !SIInstrInfo::isMTBUF(*MI)) in checkNSAtoVMEMHazard()
1194 if (!SIInstrInfo::isVMEM(I) && !SIInstrInfo::isFLAT(I)) in checkFPAtomicToDenormModeHazard()
[all …]
H A DSIInsertHardClauses.cpp82 if (SIInstrInfo::isVMEM(MI) || SIInstrInfo::isSegmentSpecificFLAT(MI)) { in getHardClauseType()
90 if (SIInstrInfo::isFLAT(MI)) in getHardClauseType()
93 if (SIInstrInfo::isSMRD(MI)) in getHardClauseType()
121 bool emitClause(const ClauseInfo &CI, const SIInstrInfo *SII) { in emitClause()
147 const SIInstrInfo *SII = ST->getInstrInfo(); in runOnMachineFunction()
H A DSIModeRegister.cpp137 void processBlockPhase1(MachineBasicBlock &MBB, const SIInstrInfo *TII);
139 void processBlockPhase2(MachineBasicBlock &MBB, const SIInstrInfo *TII);
141 void processBlockPhase3(MachineBasicBlock &MBB, const SIInstrInfo *TII);
143 Status getInstructionMode(MachineInstr &MI, const SIInstrInfo *TII);
146 const SIInstrInfo *TII, Status InstrMode);
164 const SIInstrInfo *TII) { in getInstructionMode()
186 const SIInstrInfo *TII, Status InstrMode) { in insertSetreg()
222 const SIInstrInfo *TII) { in processBlockPhase1()
324 const SIInstrInfo *TII) { in processBlockPhase2()
392 const SIInstrInfo *TII) { in processBlockPhase3()
[all …]
H A DAMDGPUExportClustering.cpp30 return SIInstrInfo::isEXP(*SU.getInstr()); in isExport()
33 static bool isPositionExport(const SIInstrInfo *TII, SUnit *SU) { in isPositionExport()
39 static void sortChain(const SIInstrInfo *TII, SmallVector<SUnit *, 8> &Chain, in sortChain()
109 const SIInstrInfo *TII = static_cast<const SIInstrInfo *>(DAG->TII); in apply()
H A DAMDGPUMCInstLower.cpp78 case SIInstrInfo::MO_GOTPCREL: in getVariantKind()
80 case SIInstrInfo::MO_GOTPCREL32_LO: in getVariantKind()
82 case SIInstrInfo::MO_GOTPCREL32_HI: in getVariantKind()
84 case SIInstrInfo::MO_REL32_LO: in getVariantKind()
86 case SIInstrInfo::MO_REL32_HI: in getVariantKind()
88 case SIInstrInfo::MO_ABS32_LO: in getVariantKind()
90 case SIInstrInfo::MO_ABS32_HI: in getVariantKind()
136 if (MO.getTargetFlags() == SIInstrInfo::MO_FAR_BRANCH_OFFSET) { in lowerOperand()
148 const auto *TII = static_cast<const SIInstrInfo*>(ST.getInstrInfo()); in lower()
H A DSIInstrInfo.cpp65 SIInstrInfo::SIInstrInfo(const GCNSubtarget &ST) in SIInstrInfo() function in SIInstrInfo
1101 case SIInstrInfo::VCCNZ: { in insertVectorSelect()
1115 case SIInstrInfo::VCCZ: { in insertVectorSelect()
1147 case SIInstrInfo::EXECZ: { in insertVectorSelect()
2320 unsigned SIInstrInfo::getBranchOpcode(SIInstrInfo::BranchPredicate Cond) { in getBranchOpcode()
2322 case SIInstrInfo::SCC_TRUE: in getBranchOpcode()
2326 case SIInstrInfo::VCCNZ: in getBranchOpcode()
2328 case SIInstrInfo::VCCZ: in getBranchOpcode()
2330 case SIInstrInfo::EXECNZ: in getBranchOpcode()
2332 case SIInstrInfo::EXECZ: in getBranchOpcode()
[all …]
H A DAMDGPUMacroFusion.cpp30 const SIInstrInfo &TII = static_cast<const SIInstrInfo&>(TII_); in shouldScheduleAdjacent()
H A DSIShrinkInstructions.cpp62 static bool foldImmediates(MachineInstr &MI, const SIInstrInfo *TII, in foldImmediates()
117 static bool isKImmOperand(const SIInstrInfo *TII, const MachineOperand &Src) { in isKImmOperand()
123 static bool isKUImmOperand(const SIInstrInfo *TII, const MachineOperand &Src) { in isKUImmOperand()
129 static bool isKImmOrKUImmOperand(const SIInstrInfo *TII, in isKImmOrKUImmOperand()
147 static bool isReverseInlineImm(const SIInstrInfo *TII, in isReverseInlineImm()
171 static void shrinkScalarCompare(const SIInstrInfo *TII, MachineInstr &MI) { in shrinkScalarCompare()
222 const SIInstrInfo *TII = ST.getInstrInfo(); in shrinkMIMG()
316 const SIInstrInfo *TII, in shrinkScalarLogicOp()
439 const SIInstrInfo *TII) { in dropInstructionKeepingImpDefs()
474 const SIInstrInfo *TII) { in matchSwap()
[all …]
H A DSIInsertWaitcnts.cpp156 assert(SIInstrInfo::isVMEM(Inst)); in getVmemType()
157 if (!SIInstrInfo::isMIMG(Inst)) in getVmemType()
358 const SIInstrInfo *TII = nullptr;
495 const SIInstrInfo *TII, in setExpScore()
547 } else if (SIInstrInfo::isAtomicRet(Inst) && in updateByEvent()
570 } else if (SIInstrInfo::isAtomicRet(Inst)) { in updateByEvent()
579 } else if (SIInstrInfo::isAtomicRet(Inst)) { in updateByEvent()
592 } else if (SIInstrInfo::isAtomicRet(Inst)) { in updateByEvent()
644 if (SIInstrInfo::isVMEM(Inst)) { in updateByEvent()
1322 } else if (SIInstrInfo::isVMEM(Inst) && in updateEventWaitcntAfter()
[all …]
H A DSIPeepholeSDWA.cpp49 const SIInstrInfo *TII;
95 virtual MachineInstr *potentialToConvert(const SIInstrInfo *TII) = 0;
96 virtual bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) = 0;
128 MachineInstr *potentialToConvert(const SIInstrInfo *TII) override;
129 bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) override;
136 uint64_t getSrcMods(const SIInstrInfo *TII,
155 MachineInstr *potentialToConvert(const SIInstrInfo *TII) override;
156 bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) override;
176 bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) override;
304 uint64_t SDWASrcOperand::getSrcMods(const SIInstrInfo *TII, in getSrcMods()
[all …]
H A DSIFormMemoryClauses.cpp98 return SIInstrInfo::isFLAT(MI) || SIInstrInfo::isVMEM(MI); in isVMEMClauseInst()
102 return SIInstrInfo::isSMRD(MI); in isSMEMClauseInst()
113 if (SIInstrInfo::isAtomic(MI)) in isValidClauseInst()
267 const SIInstrInfo *TII = ST->getInstrInfo(); in runOnMachineFunction()
H A DSIRegisterInfo.cpp103 const SIInstrInfo &TII;
645 assert(SIInstrInfo::isMUBUF(*MI) || SIInstrInfo::isFLATScratch(*MI)); in getScratchInstrOffset()
654 if (!SIInstrInfo::isMUBUF(*MI) && !SIInstrInfo::isFLATScratch(*MI)) in getFrameIndexInstrOffset()
667 if (!SIInstrInfo::isMUBUF(*MI) && !SIInstrInfo::isFLATScratch(*MI)) in needsFrameBaseReg()
672 if (SIInstrInfo::isMUBUF(*MI)) in needsFrameBaseReg()
675 const SIInstrInfo *TII = ST.getInstrInfo(); in needsFrameBaseReg()
690 const SIInstrInfo *TII = ST.getInstrInfo(); in materializeFrameBaseRegister()
733 const SIInstrInfo *TII = ST.getInstrInfo(); in resolveFrameIndex()
783 if (!SIInstrInfo::isMUBUF(*MI) && !SIInstrInfo::isFLATScratch(*MI)) in isFrameOffsetLegal()
788 if (SIInstrInfo::isMUBUF(*MI)) in isFrameOffsetLegal()
[all …]
H A DGCNHazardRecognizer.h29 class SIInstrInfo; variable
48 const SIInstrInfo &TII;
H A DSIOptimizeExecMasking.cpp175 static bool removeTerminatorBit(const SIInstrInfo &TII, MachineInstr &MI) { in removeTerminatorBit()
244 const SIInstrInfo &TII, in fixTerminators()
266 const SIInstrInfo &TII, in findExecCopy()
301 const SIInstrInfo *TII = ST.getInstrInfo(); in runOnMachineFunction()
H A DAMDGPURegisterBankInfo.h29 class SIInstrInfo; variable
46 const SIInstrInfo *TII;
H A DAMDGPUMIRFormatter.cpp24 const SIInstrInfo &TII = *MF.getSubtarget<GCNSubtarget>().getInstrInfo(); in parseCustomPseudoSourceValue()
H A DSIFixVGPRCopies.cpp50 const SIInstrInfo *TII = ST.getInstrInfo(); in runOnMachineFunction()
H A DSILateBranchLowering.cpp30 const SIInstrInfo *TII = nullptr;
70 const SIInstrInfo *TII, MachineFunction &MF) { in generateEndPgm()
H A DSIFrameLowering.cpp166 const DebugLoc &DL, const SIInstrInfo *TII, in buildGitPtr()
195 const SIInstrInfo *TII = ST.getInstrInfo(); in emitEntryFunctionFlatScratchInit()
343 const SIInstrInfo *TII = ST.getInstrInfo(); in getEntryFunctionReservedScratchRsrcReg()
412 const SIInstrInfo *TII = ST.getInstrInfo(); in emitEntryFunctionPrologue()
532 const SIInstrInfo *TII = ST.getInstrInfo(); in emitEntryFunctionScratchRsrcRegSetup()
707 const SIInstrInfo *TII = ST.getInstrInfo(); in buildScratchExecCopy()
746 const SIInstrInfo *TII = ST.getInstrInfo(); in emitPrologue()
982 const SIInstrInfo *TII = ST.getInstrInfo(); in emitEpilogue()
1142 const SIInstrInfo *TII = ST.getInstrInfo(); in processFunctionBeforeFrameFinalized()
1361 const SIInstrInfo *TII = ST.getInstrInfo(); in eliminateCallFramePseudoInstr()
H A DSIFrameLowering.h16 class SIInstrInfo; variable
H A DSIMachineScheduler.h26 class SIInstrInfo; variable
427 const SIInstrInfo *SITII;
H A DAMDGPUInstructionSelector.h47 class SIInstrInfo; variable
307 const SIInstrInfo &TII;
H A DSIFoldOperands.cpp82 const SIInstrInfo *TII;
151 static bool isInlineConstantIfFolded(const SIInstrInfo *TII, in isInlineConstantIfFolded()
175 static bool frameIndexMayFold(const SIInstrInfo *TII, in frameIndexMayFold()
203 const SIInstrInfo &TII, in updateOperand()
349 const SIInstrInfo *TII) { in tryAddToFoldList()
476 static bool isUseSafeToFold(const SIInstrInfo *TII, in isUseSafeToFold()
500 const SIInstrInfo *TII, const MachineRegisterInfo &MRI) { in getRegSeqInit()
530 static bool tryToFoldACImm(const SIInstrInfo *TII, in tryToFoldACImm()
1050 static bool tryConstantFoldOp(MachineRegisterInfo &MRI, const SIInstrInfo *TII, in tryConstantFoldOp()
H A DSIFixSGPRCopies.cpp93 const SIInstrInfo *TII;
177 const SIInstrInfo *TII) { in tryChangeVGPRtoSGPRinCopy()
218 const SIInstrInfo *TII, in foldVGPRCopyIntoRegSequence()
301 const SIInstrInfo *TII, in isSafeToFoldImmIntoCopy()
H A DGCNPreRAOptimizations.cpp42 const SIInstrInfo *TII;

123