Lines Matching refs:va
5 define <vscale x 1 x i8> @vsra_vv_nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %vb) {
11 %vc = ashr <vscale x 1 x i8> %va, %vb
15 define <vscale x 1 x i8> @vsra_vx_nxv1i8(<vscale x 1 x i8> %va, i8 signext %b) {
23 %vc = ashr <vscale x 1 x i8> %va, %splat
27 define <vscale x 1 x i8> @vsra_vi_nxv1i8_0(<vscale x 1 x i8> %va) {
35 %vc = ashr <vscale x 1 x i8> %va, %splat
39 define <vscale x 2 x i8> @vsra_vv_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %vb) {
45 %vc = ashr <vscale x 2 x i8> %va, %vb
49 define <vscale x 2 x i8> @vsra_vx_nxv2i8(<vscale x 2 x i8> %va, i8 signext %b) {
57 %vc = ashr <vscale x 2 x i8> %va, %splat
61 define <vscale x 2 x i8> @vsra_vi_nxv2i8_0(<vscale x 2 x i8> %va) {
69 %vc = ashr <vscale x 2 x i8> %va, %splat
73 define <vscale x 4 x i8> @vsra_vv_nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %vb) {
79 %vc = ashr <vscale x 4 x i8> %va, %vb
83 define <vscale x 4 x i8> @vsra_vx_nxv4i8(<vscale x 4 x i8> %va, i8 signext %b) {
91 %vc = ashr <vscale x 4 x i8> %va, %splat
95 define <vscale x 4 x i8> @vsra_vi_nxv4i8_0(<vscale x 4 x i8> %va) {
103 %vc = ashr <vscale x 4 x i8> %va, %splat
107 define <vscale x 8 x i8> @vsra_vv_nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb) {
113 %vc = ashr <vscale x 8 x i8> %va, %vb
117 define <vscale x 8 x i8> @vsra_vx_nxv8i8(<vscale x 8 x i8> %va, i8 signext %b) {
125 %vc = ashr <vscale x 8 x i8> %va, %splat
129 define <vscale x 8 x i8> @vsra_vi_nxv8i8_0(<vscale x 8 x i8> %va) {
137 %vc = ashr <vscale x 8 x i8> %va, %splat
141 define <vscale x 16 x i8> @vsra_vv_nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %vb) {
147 %vc = ashr <vscale x 16 x i8> %va, %vb
151 define <vscale x 16 x i8> @vsra_vx_nxv16i8(<vscale x 16 x i8> %va, i8 signext %b) {
159 %vc = ashr <vscale x 16 x i8> %va, %splat
163 define <vscale x 16 x i8> @vsra_vi_nxv16i8_0(<vscale x 16 x i8> %va) {
171 %vc = ashr <vscale x 16 x i8> %va, %splat
175 define <vscale x 32 x i8> @vsra_vv_nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %vb) {
181 %vc = ashr <vscale x 32 x i8> %va, %vb
185 define <vscale x 32 x i8> @vsra_vx_nxv32i8(<vscale x 32 x i8> %va, i8 signext %b) {
193 %vc = ashr <vscale x 32 x i8> %va, %splat
197 define <vscale x 32 x i8> @vsra_vi_nxv32i8_0(<vscale x 32 x i8> %va) {
205 %vc = ashr <vscale x 32 x i8> %va, %splat
209 define <vscale x 64 x i8> @vsra_vv_nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %vb) {
215 %vc = ashr <vscale x 64 x i8> %va, %vb
219 define <vscale x 64 x i8> @vsra_vx_nxv64i8(<vscale x 64 x i8> %va, i8 signext %b) {
227 %vc = ashr <vscale x 64 x i8> %va, %splat
231 define <vscale x 64 x i8> @vsra_vi_nxv64i8_0(<vscale x 64 x i8> %va) {
239 %vc = ashr <vscale x 64 x i8> %va, %splat
243 define <vscale x 1 x i16> @vsra_vv_nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %vb) {
249 %vc = ashr <vscale x 1 x i16> %va, %vb
253 define <vscale x 1 x i16> @vsra_vx_nxv1i16(<vscale x 1 x i16> %va, i16 signext %b) {
261 %vc = ashr <vscale x 1 x i16> %va, %splat
265 define <vscale x 1 x i16> @vsra_vi_nxv1i16_0(<vscale x 1 x i16> %va) {
273 %vc = ashr <vscale x 1 x i16> %va, %splat
277 define <vscale x 2 x i16> @vsra_vv_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %vb) {
283 %vc = ashr <vscale x 2 x i16> %va, %vb
287 define <vscale x 2 x i16> @vsra_vx_nxv2i16(<vscale x 2 x i16> %va, i16 signext %b) {
295 %vc = ashr <vscale x 2 x i16> %va, %splat
299 define <vscale x 2 x i16> @vsra_vi_nxv2i16_0(<vscale x 2 x i16> %va) {
307 %vc = ashr <vscale x 2 x i16> %va, %splat
311 define <vscale x 4 x i16> @vsra_vv_nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb) {
317 %vc = ashr <vscale x 4 x i16> %va, %vb
321 define <vscale x 4 x i16> @vsra_vx_nxv4i16(<vscale x 4 x i16> %va, i16 signext %b) {
329 %vc = ashr <vscale x 4 x i16> %va, %splat
333 define <vscale x 4 x i16> @vsra_vi_nxv4i16_0(<vscale x 4 x i16> %va) {
341 %vc = ashr <vscale x 4 x i16> %va, %splat
345 define <vscale x 8 x i16> @vsra_vv_nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %vb) {
351 %vc = ashr <vscale x 8 x i16> %va, %vb
355 define <vscale x 8 x i16> @vsra_vx_nxv8i16(<vscale x 8 x i16> %va, i16 signext %b) {
363 %vc = ashr <vscale x 8 x i16> %va, %splat
367 define <vscale x 8 x i16> @vsra_vi_nxv8i16_0(<vscale x 8 x i16> %va) {
375 %vc = ashr <vscale x 8 x i16> %va, %splat
379 define <vscale x 16 x i16> @vsra_vv_nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %vb) {
385 %vc = ashr <vscale x 16 x i16> %va, %vb
389 define <vscale x 16 x i16> @vsra_vx_nxv16i16(<vscale x 16 x i16> %va, i16 signext %b) {
397 %vc = ashr <vscale x 16 x i16> %va, %splat
401 define <vscale x 16 x i16> @vsra_vi_nxv16i16_0(<vscale x 16 x i16> %va) {
409 %vc = ashr <vscale x 16 x i16> %va, %splat
413 define <vscale x 32 x i16> @vsra_vv_nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %vb) {
419 %vc = ashr <vscale x 32 x i16> %va, %vb
423 define <vscale x 32 x i16> @vsra_vx_nxv32i16(<vscale x 32 x i16> %va, i16 signext %b) {
431 %vc = ashr <vscale x 32 x i16> %va, %splat
435 define <vscale x 32 x i16> @vsra_vi_nxv32i16_0(<vscale x 32 x i16> %va) {
443 %vc = ashr <vscale x 32 x i16> %va, %splat
447 define <vscale x 1 x i32> @vsra_vv_nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %vb) {
453 %vc = ashr <vscale x 1 x i32> %va, %vb
457 define <vscale x 1 x i32> @vsra_vx_nxv1i32(<vscale x 1 x i32> %va, i32 signext %b) {
465 %vc = ashr <vscale x 1 x i32> %va, %splat
469 define <vscale x 1 x i32> @vsra_vi_nxv1i32_0(<vscale x 1 x i32> %va) {
477 %vc = ashr <vscale x 1 x i32> %va, %splat
481 define <vscale x 2 x i32> @vsra_vv_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb) {
487 %vc = ashr <vscale x 2 x i32> %va, %vb
491 define <vscale x 2 x i32> @vsra_vx_nxv2i32(<vscale x 2 x i32> %va, i32 signext %b) {
499 %vc = ashr <vscale x 2 x i32> %va, %splat
503 define <vscale x 2 x i32> @vsra_vi_nxv2i32_0(<vscale x 2 x i32> %va) {
511 %vc = ashr <vscale x 2 x i32> %va, %splat
515 define <vscale x 4 x i32> @vsra_vv_nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %vb) {
521 %vc = ashr <vscale x 4 x i32> %va, %vb
525 define <vscale x 4 x i32> @vsra_vx_nxv4i32(<vscale x 4 x i32> %va, i32 signext %b) {
533 %vc = ashr <vscale x 4 x i32> %va, %splat
537 define <vscale x 4 x i32> @vsra_vi_nxv4i32_0(<vscale x 4 x i32> %va) {
545 %vc = ashr <vscale x 4 x i32> %va, %splat
549 define <vscale x 8 x i32> @vsra_vv_nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %vb) {
555 %vc = ashr <vscale x 8 x i32> %va, %vb
559 define <vscale x 8 x i32> @vsra_vx_nxv8i32(<vscale x 8 x i32> %va, i32 signext %b) {
567 %vc = ashr <vscale x 8 x i32> %va, %splat
571 define <vscale x 8 x i32> @vsra_vi_nxv8i32_0(<vscale x 8 x i32> %va) {
579 %vc = ashr <vscale x 8 x i32> %va, %splat
583 define <vscale x 16 x i32> @vsra_vv_nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %vb) {
589 %vc = ashr <vscale x 16 x i32> %va, %vb
593 define <vscale x 16 x i32> @vsra_vx_nxv16i32(<vscale x 16 x i32> %va, i32 signext %b) {
601 %vc = ashr <vscale x 16 x i32> %va, %splat
605 define <vscale x 16 x i32> @vsra_vi_nxv16i32_0(<vscale x 16 x i32> %va) {
613 %vc = ashr <vscale x 16 x i32> %va, %splat
617 define <vscale x 1 x i64> @vsra_vv_nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb) {
623 %vc = ashr <vscale x 1 x i64> %va, %vb
627 define <vscale x 1 x i64> @vsra_vx_nxv1i64(<vscale x 1 x i64> %va, i64 %b) {
635 %vc = ashr <vscale x 1 x i64> %va, %splat
639 define <vscale x 1 x i64> @vsra_vi_nxv1i64_0(<vscale x 1 x i64> %va) {
647 %vc = ashr <vscale x 1 x i64> %va, %splat
651 define <vscale x 1 x i64> @vsra_vi_nxv1i64_1(<vscale x 1 x i64> %va) {
660 %vc = ashr <vscale x 1 x i64> %va, %splat
664 define <vscale x 2 x i64> @vsra_vv_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb) {
670 %vc = ashr <vscale x 2 x i64> %va, %vb
674 define <vscale x 2 x i64> @vsra_vx_nxv2i64(<vscale x 2 x i64> %va, i64 %b) {
682 %vc = ashr <vscale x 2 x i64> %va, %splat
686 define <vscale x 2 x i64> @vsra_vi_nxv2i64_0(<vscale x 2 x i64> %va) {
694 %vc = ashr <vscale x 2 x i64> %va, %splat
698 define <vscale x 2 x i64> @vsra_vi_nxv2i64_1(<vscale x 2 x i64> %va) {
707 %vc = ashr <vscale x 2 x i64> %va, %splat
711 define <vscale x 4 x i64> @vsra_vv_nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %vb) {
717 %vc = ashr <vscale x 4 x i64> %va, %vb
721 define <vscale x 4 x i64> @vsra_vx_nxv4i64(<vscale x 4 x i64> %va, i64 %b) {
729 %vc = ashr <vscale x 4 x i64> %va, %splat
733 define <vscale x 4 x i64> @vsra_vi_nxv4i64_0(<vscale x 4 x i64> %va) {
741 %vc = ashr <vscale x 4 x i64> %va, %splat
745 define <vscale x 4 x i64> @vsra_vi_nxv4i64_1(<vscale x 4 x i64> %va) {
754 %vc = ashr <vscale x 4 x i64> %va, %splat
758 define <vscale x 8 x i64> @vsra_vv_nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %vb) {
764 %vc = ashr <vscale x 8 x i64> %va, %vb
768 define <vscale x 8 x i64> @vsra_vx_nxv8i64(<vscale x 8 x i64> %va, i64 %b) {
776 %vc = ashr <vscale x 8 x i64> %va, %splat
780 define <vscale x 8 x i64> @vsra_vi_nxv8i64_0(<vscale x 8 x i64> %va) {
788 %vc = ashr <vscale x 8 x i64> %va, %splat
792 define <vscale x 8 x i64> @vsra_vi_nxv8i64_1(<vscale x 8 x i64> %va) {
801 %vc = ashr <vscale x 8 x i64> %va, %splat