Lines Matching refs:dbl

47 define i32 @fcvtzs_f64_i32_7(double %dbl) {
52   %fix = fmul double %dbl, 128.0
57 define i32 @fcvtzs_f64_i32_32(double %dbl) {
62   %fix = fmul double %dbl, 4294967296.0
67 define i64 @fcvtzs_f64_i64_7(double %dbl) {
72   %fix = fmul double %dbl, 128.0
77 define i64 @fcvtzs_f64_i64_64(double %dbl) {
82   %fix = fmul double %dbl, 18446744073709551616.0
209 define i32 @fcvtzu_f64_i32_7(double %dbl) {
214   %fix = fmul double %dbl, 128.0
219 define i32 @fcvtzu_f64_i32_32(double %dbl) {
224   %fix = fmul double %dbl, 4294967296.0
229 define i64 @fcvtzu_f64_i64_7(double %dbl) {
234   %fix = fmul double %dbl, 128.0
239 define i64 @fcvtzu_f64_i64_64(double %dbl) {
244   %fix = fmul double %dbl, 18446744073709551616.0
693 define i32 @fcvtzs_sat_f64_i32_7(double %dbl) {
698   %fix = fmul double %dbl, 128.0
703 define i32 @fcvtzs_sat_f64_i32_32(double %dbl) {
708   %fix = fmul double %dbl, 4294967296.0
713 define i64 @fcvtzs_sat_f64_i64_7(double %dbl) {
718   %fix = fmul double %dbl, 128.0
723 define i64 @fcvtzs_sat_f64_i64_64(double %dbl) {
728   %fix = fmul double %dbl, 18446744073709551616.0
733 define i32 @fcvtzs_sat_f16_i32_7(half %dbl) {
748   %fix = fmul half %dbl, 128.0
753 define i32 @fcvtzs_sat_f16_i32_15(half %dbl) {
768   %fix = fmul half %dbl, 32768.0
773 define i64 @fcvtzs_sat_f16_i64_7(half %dbl) {
788   %fix = fmul half %dbl, 128.0
793 define i64 @fcvtzs_sat_f16_i64_15(half %dbl) {
808   %fix = fmul half %dbl, 32768.0
852 define i32 @fcvtzu_sat_f64_i32_7(double %dbl) {
857   %fix = fmul double %dbl, 128.0
862 define i32 @fcvtzu_sat_f64_i32_32(double %dbl) {
867   %fix = fmul double %dbl, 4294967296.0
872 define i64 @fcvtzu_sat_f64_i64_7(double %dbl) {
877   %fix = fmul double %dbl, 128.0
882 define i64 @fcvtzu_sat_f64_i64_64(double %dbl) {
887   %fix = fmul double %dbl, 18446744073709551616.0
892 define i32 @fcvtzu_sat_f16_i32_7(half %dbl) {
907   %fix = fmul half %dbl, 128.0
912 define i32 @fcvtzu_sat_f16_i32_15(half %dbl) {
927   %fix = fmul half %dbl, 32768.0
932 define i64 @fcvtzu_sat_f16_i64_7(half %dbl) {
947   %fix = fmul half %dbl, 128.0
952 define i64 @fcvtzu_sat_f16_i64_15(half %dbl) {
967   %fix = fmul half %dbl, 32768.0