192dff182SBram Moolenaar" Vim syntax file 292dff182SBram Moolenaar" Language: SystemVerilog 392dff182SBram Moolenaar" Maintainer: kocha <[email protected]> 492dff182SBram Moolenaar" Last Change: 12-Aug-2013. 592dff182SBram Moolenaar 689bcfda6SBram Moolenaar" quit when a syntax file was already loaded 789bcfda6SBram Moolenaarif exists("b:current_syntax") 892dff182SBram Moolenaar finish 992dff182SBram Moolenaarendif 1092dff182SBram Moolenaar 1192dff182SBram Moolenaar" Read in Verilog syntax files 1292dff182SBram Moolenaarruntime! syntax/verilog.vim 1392dff182SBram Moolenaarunlet b:current_syntax 1492dff182SBram Moolenaar 1592dff182SBram Moolenaar" IEEE1800-2005 1692dff182SBram Moolenaarsyn keyword systemverilogStatement always_comb always_ff always_latch 1792dff182SBram Moolenaarsyn keyword systemverilogStatement class endclass new 1892dff182SBram Moolenaarsyn keyword systemverilogStatement virtual local const protected 1992dff182SBram Moolenaarsyn keyword systemverilogStatement package endpackage 2092dff182SBram Moolenaarsyn keyword systemverilogStatement rand randc constraint randomize 2192dff182SBram Moolenaarsyn keyword systemverilogStatement with inside dist 2292dff182SBram Moolenaarsyn keyword systemverilogStatement sequence endsequence randsequence 2392dff182SBram Moolenaarsyn keyword systemverilogStatement srandom 2492dff182SBram Moolenaarsyn keyword systemverilogStatement logic bit byte 2592dff182SBram Moolenaarsyn keyword systemverilogStatement int longint shortint 2692dff182SBram Moolenaarsyn keyword systemverilogStatement struct packed 2792dff182SBram Moolenaarsyn keyword systemverilogStatement final 2892dff182SBram Moolenaarsyn keyword systemverilogStatement import export 2992dff182SBram Moolenaarsyn keyword systemverilogStatement context pure 3092dff182SBram Moolenaarsyn keyword systemverilogStatement void shortreal chandle string 3192dff182SBram Moolenaarsyn keyword systemverilogStatement clocking endclocking iff 3292dff182SBram Moolenaarsyn keyword systemverilogStatement interface endinterface modport 3392dff182SBram Moolenaarsyn keyword systemverilogStatement cover covergroup coverpoint endgroup 3492dff182SBram Moolenaarsyn keyword systemverilogStatement property endproperty 3592dff182SBram Moolenaarsyn keyword systemverilogStatement program endprogram 3692dff182SBram Moolenaarsyn keyword systemverilogStatement bins binsof illegal_bins ignore_bins 3792dff182SBram Moolenaarsyn keyword systemverilogStatement alias matches solve static assert 3892dff182SBram Moolenaarsyn keyword systemverilogStatement assume super before expect bind 3992dff182SBram Moolenaarsyn keyword systemverilogStatement extends null tagged extern this 4092dff182SBram Moolenaarsyn keyword systemverilogStatement first_match throughout timeprecision 4192dff182SBram Moolenaarsyn keyword systemverilogStatement timeunit type union 4292dff182SBram Moolenaarsyn keyword systemverilogStatement uwire var cross ref wait_order intersect 4392dff182SBram Moolenaarsyn keyword systemverilogStatement wildcard within 4492dff182SBram Moolenaar 4592dff182SBram Moolenaarsyn keyword systemverilogTypeDef typedef enum 4692dff182SBram Moolenaar 4792dff182SBram Moolenaarsyn keyword systemverilogConditional randcase 4892dff182SBram Moolenaarsyn keyword systemverilogConditional unique priority 4992dff182SBram Moolenaar 5092dff182SBram Moolenaarsyn keyword systemverilogRepeat return break continue 5192dff182SBram Moolenaarsyn keyword systemverilogRepeat do foreach 5292dff182SBram Moolenaar 5392dff182SBram Moolenaarsyn keyword systemverilogLabel join_any join_none forkjoin 5492dff182SBram Moolenaar 5592dff182SBram Moolenaar" IEEE1800-2009 add 5692dff182SBram Moolenaarsyn keyword systemverilogStatement checker endchecker 5792dff182SBram Moolenaarsyn keyword systemverilogStatement accept_on reject_on 5892dff182SBram Moolenaarsyn keyword systemverilogStatement sync_accept_on sync_reject_on 5992dff182SBram Moolenaarsyn keyword systemverilogStatement eventually nexttime until until_with 6092dff182SBram Moolenaarsyn keyword systemverilogStatement s_always s_eventually s_nexttime s_until s_until_with 6192dff182SBram Moolenaarsyn keyword systemverilogStatement let untyped 6292dff182SBram Moolenaarsyn keyword systemverilogStatement strong weak 6392dff182SBram Moolenaarsyn keyword systemverilogStatement restrict global implies 6492dff182SBram Moolenaar 6592dff182SBram Moolenaarsyn keyword systemverilogConditional unique0 6692dff182SBram Moolenaar 6792dff182SBram Moolenaar" IEEE1800-2012 add 6892dff182SBram Moolenaarsyn keyword systemverilogStatement implements 6992dff182SBram Moolenaarsyn keyword systemverilogStatement interconnect soft nettype 7092dff182SBram Moolenaar 7192dff182SBram Moolenaar" Define the default highlighting. 7292dff182SBram Moolenaar 7392dff182SBram Moolenaar" The default highlighting. 74*f37506f6SBram Moolenaarhi def link systemverilogStatement Statement 75*f37506f6SBram Moolenaarhi def link systemverilogTypeDef TypeDef 76*f37506f6SBram Moolenaarhi def link systemverilogConditional Conditional 77*f37506f6SBram Moolenaarhi def link systemverilogRepeat Repeat 78*f37506f6SBram Moolenaarhi def link systemverilogLabel Label 79*f37506f6SBram Moolenaarhi def link systemverilogGlobal Define 80*f37506f6SBram Moolenaarhi def link systemverilogNumber Number 8192dff182SBram Moolenaar 8292dff182SBram Moolenaar 8392dff182SBram Moolenaarlet b:current_syntax = "systemverilog" 8492dff182SBram Moolenaar 8592dff182SBram Moolenaar" vim: ts=8 86