1; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2; RUN: llc < %s -mtriple=ve-unknown-unknown | FileCheck %s
3
4define double @maxf64(double, double) {
5; CHECK-LABEL: maxf64:
6; CHECK:       # %bb.0:
7; CHECK-NEXT:    fmax.d %s0, %s0, %s1
8; CHECK-NEXT:    b.l.t (, %s10)
9  %3 = fcmp ogt double %0, %1
10  %4 = select i1 %3, double %0, double %1
11  ret double %4
12}
13
14define double @max2f64(double, double) {
15; CHECK-LABEL: max2f64:
16; CHECK:       # %bb.0:
17; CHECK-NEXT:    fmax.d %s0, %s0, %s1
18; CHECK-NEXT:    b.l.t (, %s10)
19  %3 = fcmp oge double %0, %1
20  %4 = select i1 %3, double %0, double %1
21  ret double %4
22}
23
24; VE has no max for unordered comparison
25define double @maxuf64(double, double) {
26; CHECK-LABEL: maxuf64:
27; CHECK:       # %bb.0:
28; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
29; CHECK-NEXT:    cmov.d.gtnan %s1, %s0, %s2
30; CHECK-NEXT:    or %s0, 0, %s1
31; CHECK-NEXT:    b.l.t (, %s10)
32  %3 = fcmp ugt double %0, %1
33  %4 = select i1 %3, double %0, double %1
34  ret double %4
35}
36
37; VE has no max for unordered comparison
38define double @max2uf64(double, double) {
39; CHECK-LABEL: max2uf64:
40; CHECK:       # %bb.0:
41; CHECK-NEXT:    fcmp.d %s2, %s0, %s1
42; CHECK-NEXT:    cmov.d.genan %s1, %s0, %s2
43; CHECK-NEXT:    or %s0, 0, %s1
44; CHECK-NEXT:    b.l.t (, %s10)
45  %3 = fcmp uge double %0, %1
46  %4 = select i1 %3, double %0, double %1
47  ret double %4
48}
49
50define float @maxf32(float, float) {
51; CHECK-LABEL: maxf32:
52; CHECK:       # %bb.0:
53; CHECK-NEXT:    fmax.s %s0, %s0, %s1
54; CHECK-NEXT:    b.l.t (, %s10)
55  %3 = fcmp ogt float %0, %1
56  %4 = select i1 %3, float %0, float %1
57  ret float %4
58}
59
60define float @max2f32(float, float) {
61; CHECK-LABEL: max2f32:
62; CHECK:       # %bb.0:
63; CHECK-NEXT:    fmax.s %s0, %s0, %s1
64; CHECK-NEXT:    b.l.t (, %s10)
65  %3 = fcmp oge float %0, %1
66  %4 = select i1 %3, float %0, float %1
67  ret float %4
68}
69
70define float @maxuf32(float, float) {
71; CHECK-LABEL: maxuf32:
72; CHECK:       # %bb.0:
73; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
74; CHECK-NEXT:    cmov.s.gtnan %s1, %s0, %s2
75; CHECK-NEXT:    or %s0, 0, %s1
76; CHECK-NEXT:    b.l.t (, %s10)
77  %3 = fcmp ugt float %0, %1
78  %4 = select i1 %3, float %0, float %1
79  ret float %4
80}
81
82define float @max2uf32(float, float) {
83; CHECK-LABEL: max2uf32:
84; CHECK:       # %bb.0:
85; CHECK-NEXT:    fcmp.s %s2, %s0, %s1
86; CHECK-NEXT:    cmov.s.genan %s1, %s0, %s2
87; CHECK-NEXT:    or %s0, 0, %s1
88; CHECK-NEXT:    b.l.t (, %s10)
89  %3 = fcmp uge float %0, %1
90  %4 = select i1 %3, float %0, float %1
91  ret float %4
92}
93
94define i64 @maxi64(i64, i64) {
95; CHECK-LABEL: maxi64:
96; CHECK:       # %bb.0:
97; CHECK-NEXT:    maxs.l %s0, %s0, %s1
98; CHECK-NEXT:    b.l.t (, %s10)
99  %3 = icmp sgt i64 %0, %1
100  %4 = select i1 %3, i64 %0, i64 %1
101  ret i64 %4
102}
103
104define i64 @max2i64(i64, i64) {
105; CHECK-LABEL: max2i64:
106; CHECK:       # %bb.0:
107; CHECK-NEXT:    maxs.l %s0, %s0, %s1
108; CHECK-NEXT:    b.l.t (, %s10)
109  %3 = icmp sge i64 %0, %1
110  %4 = select i1 %3, i64 %0, i64 %1
111  ret i64 %4
112}
113
114define i64 @maxu64(i64, i64) {
115; CHECK-LABEL: maxu64:
116; CHECK:       # %bb.0:
117; CHECK-NEXT:    cmpu.l %s2, %s0, %s1
118; CHECK-NEXT:    cmov.l.gt %s1, %s0, %s2
119; CHECK-NEXT:    or %s0, 0, %s1
120; CHECK-NEXT:    b.l.t (, %s10)
121  %3 = icmp ugt i64 %0, %1
122  %4 = select i1 %3, i64 %0, i64 %1
123  ret i64 %4
124}
125
126define i64 @max2u64(i64, i64) {
127; CHECK-LABEL: max2u64:
128; CHECK:       # %bb.0:
129; CHECK-NEXT:    cmpu.l %s2, %s0, %s1
130; CHECK-NEXT:    cmov.l.ge %s1, %s0, %s2
131; CHECK-NEXT:    or %s0, 0, %s1
132; CHECK-NEXT:    b.l.t (, %s10)
133  %3 = icmp uge i64 %0, %1
134  %4 = select i1 %3, i64 %0, i64 %1
135  ret i64 %4
136}
137
138define i32 @maxi32(i32, i32) {
139; CHECK-LABEL: maxi32:
140; CHECK:       # %bb.0:
141; CHECK-NEXT:    maxs.w.sx %s0, %s0, %s1
142; CHECK-NEXT:    b.l.t (, %s10)
143  %3 = icmp sgt i32 %0, %1
144  %4 = select i1 %3, i32 %0, i32 %1
145  ret i32 %4
146}
147
148define i32 @max2i32(i32, i32) {
149; CHECK-LABEL: max2i32:
150; CHECK:       # %bb.0:
151; CHECK-NEXT:    maxs.w.sx %s0, %s0, %s1
152; CHECK-NEXT:    b.l.t (, %s10)
153  %3 = icmp sge i32 %0, %1
154  %4 = select i1 %3, i32 %0, i32 %1
155  ret i32 %4
156}
157
158define i32 @maxu32(i32, i32) {
159; CHECK-LABEL: maxu32:
160; CHECK:       # %bb.0:
161; CHECK-NEXT:    cmpu.w %s2, %s0, %s1
162; CHECK-NEXT:    cmov.w.gt %s1, %s0, %s2
163; CHECK-NEXT:    or %s0, 0, %s1
164; CHECK-NEXT:    b.l.t (, %s10)
165  %3 = icmp ugt i32 %0, %1
166  %4 = select i1 %3, i32 %0, i32 %1
167  ret i32 %4
168}
169
170define i32 @max2u32(i32, i32) {
171; CHECK-LABEL: max2u32:
172; CHECK:       # %bb.0:
173; CHECK-NEXT:    cmpu.w %s2, %s0, %s1
174; CHECK-NEXT:    cmov.w.ge %s1, %s0, %s2
175; CHECK-NEXT:    or %s0, 0, %s1
176; CHECK-NEXT:    b.l.t (, %s10)
177  %3 = icmp uge i32 %0, %1
178  %4 = select i1 %3, i32 %0, i32 %1
179  ret i32 %4
180}
181
182define zeroext i1 @maxi1(i1 zeroext, i1 zeroext) {
183; CHECK-LABEL: maxi1:
184; CHECK:       # %bb.0:
185; CHECK-NEXT:    or %s0, %s0, %s1
186; CHECK-NEXT:    b.l.t (, %s10)
187  %3 = xor i1 %1, true
188  %4 = and i1 %3, %0
189  %5 = select i1 %4, i1 %0, i1 %1
190  ret i1 %5
191}
192