1; RUN: llc -march=r600 -mcpu=cedar < %s 2 3; This test ensures that R600 backend can handle ifcvt properly 4; and do not generate ALU clauses with more than 128 instructions. 5 6define void @main(<4 x float> inreg %reg0, <4 x float> inreg %reg1, <4 x float> inreg %reg2, <4 x float> inreg %reg3, <4 x float> inreg %reg4, <4 x float> inreg %reg5, <4 x float> inreg %reg6, <4 x float> inreg %reg7, <4 x float> inreg %reg8, <4 x float> inreg %reg9) #1 { 7main_body: 8 %0 = extractelement <4 x float> %reg0, i32 0 9 %1 = extractelement <4 x float> %reg0, i32 1 10 %2 = extractelement <4 x float> %reg0, i32 2 11 %3 = extractelement <4 x float> %reg0, i32 3 12 %4 = extractelement <4 x float> %reg1, i32 0 13 %5 = extractelement <4 x float> %reg9, i32 0 14 %6 = extractelement <4 x float> %reg8, i32 0 15 %7 = fcmp ugt float %6, 0.000000e+00 16 %8 = select i1 %7, float %4, float %5 17 %9 = extractelement <4 x float> %reg1, i32 1 18 %10 = extractelement <4 x float> %reg9, i32 1 19 %11 = extractelement <4 x float> %reg8, i32 0 20 %12 = fcmp ugt float %11, 0.000000e+00 21 %13 = select i1 %12, float %9, float %10 22 %14 = extractelement <4 x float> %reg1, i32 2 23 %15 = extractelement <4 x float> %reg9, i32 2 24 %16 = extractelement <4 x float> %reg8, i32 0 25 %17 = fcmp ugt float %16, 0.000000e+00 26 %18 = select i1 %17, float %14, float %15 27 %19 = extractelement <4 x float> %reg1, i32 3 28 %20 = extractelement <4 x float> %reg9, i32 3 29 %21 = extractelement <4 x float> %reg8, i32 0 30 %22 = extractelement <4 x float> %reg2, i32 0 31 %23 = extractelement <4 x float> %reg2, i32 1 32 %24 = extractelement <4 x float> %reg2, i32 2 33 %25 = extractelement <4 x float> %reg2, i32 3 34 %26 = extractelement <4 x float> %reg3, i32 0 35 %27 = extractelement <4 x float> %reg3, i32 1 36 %28 = extractelement <4 x float> %reg3, i32 2 37 %29 = extractelement <4 x float> %reg3, i32 3 38 %30 = extractelement <4 x float> %reg4, i32 0 39 %31 = extractelement <4 x float> %reg4, i32 1 40 %32 = extractelement <4 x float> %reg4, i32 2 41 %33 = extractelement <4 x float> %reg4, i32 3 42 %34 = extractelement <4 x float> %reg5, i32 0 43 %35 = extractelement <4 x float> %reg5, i32 1 44 %36 = extractelement <4 x float> %reg5, i32 2 45 %37 = extractelement <4 x float> %reg5, i32 3 46 %38 = extractelement <4 x float> %reg6, i32 0 47 %39 = extractelement <4 x float> %reg6, i32 1 48 %40 = extractelement <4 x float> %reg6, i32 2 49 %41 = extractelement <4 x float> %reg6, i32 3 50 %42 = extractelement <4 x float> %reg7, i32 0 51 %43 = extractelement <4 x float> %reg7, i32 1 52 %44 = extractelement <4 x float> %reg7, i32 2 53 %45 = extractelement <4 x float> %reg7, i32 3 54 %46 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) 55 %47 = extractelement <4 x float> %46, i32 0 56 %48 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) 57 %49 = extractelement <4 x float> %48, i32 1 58 %50 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) 59 %51 = extractelement <4 x float> %50, i32 2 60 %52 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 12) 61 %53 = extractelement <4 x float> %52, i32 0 62 %54 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) 63 %55 = extractelement <4 x float> %54, i32 0 64 %56 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) 65 %57 = extractelement <4 x float> %56, i32 1 66 %58 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) 67 %59 = extractelement <4 x float> %58, i32 2 68 %60 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) 69 %61 = extractelement <4 x float> %60, i32 3 70 %62 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) 71 %63 = extractelement <4 x float> %62, i32 0 72 %64 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) 73 %65 = extractelement <4 x float> %64, i32 1 74 %66 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) 75 %67 = extractelement <4 x float> %66, i32 2 76 %68 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9) 77 %69 = extractelement <4 x float> %68, i32 0 78 %70 = fcmp oge float %69, 3.500000e+00 79 %71 = sext i1 %70 to i32 80 %72 = bitcast i32 %71 to float 81 %73 = bitcast float %72 to i32 82 %74 = icmp ne i32 %73, 0 83 %. = select i1 %74, float 0.000000e+00, float 0.000000e+00 84 %75 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9) 85 %76 = extractelement <4 x float> %75, i32 0 86 %77 = fcmp oge float %76, 2.000000e+00 87 %78 = sext i1 %77 to i32 88 %79 = bitcast i32 %78 to float 89 %80 = bitcast float %79 to i32 90 %81 = icmp ne i32 %80, 0 91 br i1 %81, label %IF137, label %ENDIF136 92 93IF137: ; preds = %main_body 94 %82 = insertelement <4 x float> undef, float %30, i32 0 95 %83 = insertelement <4 x float> %82, float %31, i32 1 96 %84 = insertelement <4 x float> %83, float %32, i32 2 97 %85 = insertelement <4 x float> %84, float 0.000000e+00, i32 3 98 %86 = insertelement <4 x float> undef, float %30, i32 0 99 %87 = insertelement <4 x float> %86, float %31, i32 1 100 %88 = insertelement <4 x float> %87, float %32, i32 2 101 %89 = insertelement <4 x float> %88, float 0.000000e+00, i32 3 102 %90 = call float @llvm.AMDGPU.dp4(<4 x float> %85, <4 x float> %89) 103 %91 = call float @llvm.AMDGPU.rsq.clamped.f32(float %90) 104 %92 = fmul float %30, %91 105 %93 = fmul float %31, %91 106 %94 = fmul float %32, %91 107 %95 = insertelement <4 x float> undef, float %92, i32 0 108 %96 = insertelement <4 x float> %95, float %93, i32 1 109 %97 = insertelement <4 x float> %96, float %94, i32 2 110 %98 = insertelement <4 x float> %97, float 0.000000e+00, i32 3 111 %99 = insertelement <4 x float> undef, float %37, i32 0 112 %100 = insertelement <4 x float> %99, float %38, i32 1 113 %101 = insertelement <4 x float> %100, float %39, i32 2 114 %102 = insertelement <4 x float> %101, float 0.000000e+00, i32 3 115 %103 = call float @llvm.AMDGPU.dp4(<4 x float> %98, <4 x float> %102) 116 %104 = insertelement <4 x float> undef, float %92, i32 0 117 %105 = insertelement <4 x float> %104, float %93, i32 1 118 %106 = insertelement <4 x float> %105, float %94, i32 2 119 %107 = insertelement <4 x float> %106, float 0.000000e+00, i32 3 120 %108 = insertelement <4 x float> undef, float %40, i32 0 121 %109 = insertelement <4 x float> %108, float %41, i32 1 122 %110 = insertelement <4 x float> %109, float %42, i32 2 123 %111 = insertelement <4 x float> %110, float 0.000000e+00, i32 3 124 %112 = call float @llvm.AMDGPU.dp4(<4 x float> %107, <4 x float> %111) 125 %113 = fsub float -0.000000e+00, %92 126 %114 = fsub float -0.000000e+00, %93 127 %115 = fsub float -0.000000e+00, %94 128 %116 = insertelement <4 x float> undef, float %34, i32 0 129 %117 = insertelement <4 x float> %116, float %35, i32 1 130 %118 = insertelement <4 x float> %117, float %36, i32 2 131 %119 = insertelement <4 x float> %118, float 0.000000e+00, i32 3 132 %120 = insertelement <4 x float> undef, float %113, i32 0 133 %121 = insertelement <4 x float> %120, float %114, i32 1 134 %122 = insertelement <4 x float> %121, float %115, i32 2 135 %123 = insertelement <4 x float> %122, float 0.000000e+00, i32 3 136 %124 = call float @llvm.AMDGPU.dp4(<4 x float> %119, <4 x float> %123) 137 %125 = fdiv float 1.000000e+00, %124 138 %126 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 5) 139 %127 = extractelement <4 x float> %126, i32 0 140 %128 = fmul float %127, %125 141 %129 = fmul float %103, %128 142 %130 = fmul float %112, %128 143 %131 = bitcast float %. to i32 144 %132 = sitofp i32 %131 to float 145 %133 = fdiv float 1.000000e+00, %132 146 %134 = bitcast float %. to i32 147 %135 = add i32 %134, -1 148 %136 = bitcast i32 %135 to float 149 %137 = bitcast float %136 to i32 150 br label %LOOP 151 152ENDIF136: ; preds = %ENDIF154, %main_body 153 %temp68.1 = phi float [ %591, %ENDIF154 ], [ 0.000000e+00, %main_body ] 154 %temp69.0 = phi float [ %593, %ENDIF154 ], [ 0.000000e+00, %main_body ] 155 %temp70.0 = phi float [ %595, %ENDIF154 ], [ 1.000000e+00, %main_body ] 156 %138 = fmul float %26, 0x3F847AE140000000 157 %139 = fmul float %27, 0x3F847AE140000000 158 %140 = fmul float %28, 0x3F847AE140000000 159 %141 = insertelement <4 x float> undef, float %138, i32 0 160 %142 = insertelement <4 x float> %141, float %139, i32 1 161 %143 = insertelement <4 x float> %142, float %140, i32 2 162 %144 = insertelement <4 x float> %143, float 0.000000e+00, i32 3 163 %145 = extractelement <4 x float> %144, i32 0 164 %146 = extractelement <4 x float> %144, i32 1 165 %147 = extractelement <4 x float> %144, i32 2 166 %148 = extractelement <4 x float> %144, i32 3 167 %149 = insertelement <4 x float> undef, float %145, i32 0 168 %150 = insertelement <4 x float> %149, float %146, i32 1 169 %151 = insertelement <4 x float> %150, float %147, i32 2 170 %152 = insertelement <4 x float> %151, float %148, i32 3 171 %153 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %152, i32 16, i32 0, i32 3) 172 %154 = extractelement <4 x float> %153, i32 0 173 %155 = extractelement <4 x float> %153, i32 1 174 %156 = extractelement <4 x float> %153, i32 2 175 %157 = extractelement <4 x float> %153, i32 3 176 %158 = fmul float %26, 0x3F45A07B40000000 177 %159 = fmul float %27, 0x3F45A07B40000000 178 %160 = fmul float %28, 0x3F45A07B40000000 179 %161 = insertelement <4 x float> undef, float %158, i32 0 180 %162 = insertelement <4 x float> %161, float %159, i32 1 181 %163 = insertelement <4 x float> %162, float %160, i32 2 182 %164 = insertelement <4 x float> %163, float 0.000000e+00, i32 3 183 %165 = extractelement <4 x float> %164, i32 0 184 %166 = extractelement <4 x float> %164, i32 1 185 %167 = extractelement <4 x float> %164, i32 2 186 %168 = extractelement <4 x float> %164, i32 3 187 %169 = insertelement <4 x float> undef, float %165, i32 0 188 %170 = insertelement <4 x float> %169, float %166, i32 1 189 %171 = insertelement <4 x float> %170, float %167, i32 2 190 %172 = insertelement <4 x float> %171, float %168, i32 3 191 %173 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %172, i32 16, i32 0, i32 3) 192 %174 = extractelement <4 x float> %173, i32 0 193 %175 = extractelement <4 x float> %173, i32 1 194 %176 = extractelement <4 x float> %173, i32 2 195 %177 = extractelement <4 x float> %173, i32 3 196 %178 = fmul float %176, 3.000000e+03 197 %179 = fadd float %178, %28 198 %180 = fdiv float 1.000000e+00, %33 199 %181 = fmul float %32, %180 200 %182 = call float @fabs(float %181) 201 %183 = fmul float %174, 0x3FD99999A0000000 202 %184 = fadd float %183, 0x3FAEB851E0000000 203 %185 = fmul float %175, 0x3FE3333340000000 204 %186 = fadd float %185, %184 205 %187 = fmul float %176, 2.000000e+00 206 %188 = fadd float %187, %186 207 %189 = fmul float %177, 4.000000e+00 208 %190 = fadd float %189, %188 209 %191 = fmul float %154, 0x3FB99999A0000000 210 %192 = fadd float %191, %190 211 %193 = fmul float %155, 0x3FD99999A0000000 212 %194 = fadd float %193, %192 213 %195 = fmul float %156, 0x3FE99999A0000000 214 %196 = fadd float %195, %194 215 %197 = fmul float %157, 0x4000CCCCC0000000 216 %198 = fadd float %197, %196 217 %199 = fmul float 0xBE5EFB4CC0000000, %182 218 %200 = fmul float %199, %182 219 %201 = call float @llvm.exp2.f32(float %200) 220 %one.sub.a.i = fsub float 1.000000e+00, %201 221 %one.sub.ac.i = fmul float %one.sub.a.i, 0x3FA99999A0000000 222 %mul.i = fmul float %198, 0x3FA99999A0000000 223 %result.i = fadd float %mul.i, %one.sub.ac.i 224 %202 = fadd float %result.i, 0x3FF4CCCCC0000000 225 %203 = fmul float %202, 0x3FE1C71C80000000 226 %204 = call float @llvm.AMDGPU.clamp.f32(float %203, float 0.000000e+00, float 1.000000e+00) 227 %205 = fadd float %result.i, 0x3FF4CCCCC0000000 228 %206 = fmul float %205, 0x3FE1C71C80000000 229 %207 = call float @llvm.AMDGPU.clamp.f32(float %206, float 0.000000e+00, float 1.000000e+00) 230 %208 = fadd float %result.i, 2.000000e+00 231 %209 = fmul float %208, 0x3FD611A7A0000000 232 %210 = call float @llvm.AMDGPU.clamp.f32(float %209, float 0.000000e+00, float 1.000000e+00) 233 %211 = fmul float 2.000000e+00, %204 234 %212 = fsub float -0.000000e+00, %211 235 %213 = fadd float 3.000000e+00, %212 236 %214 = fmul float %204, %213 237 %215 = fmul float %204, %214 238 %216 = fmul float 2.000000e+00, %207 239 %217 = fsub float -0.000000e+00, %216 240 %218 = fadd float 3.000000e+00, %217 241 %219 = fmul float %207, %218 242 %220 = fmul float %207, %219 243 %221 = fmul float 2.000000e+00, %210 244 %222 = fsub float -0.000000e+00, %221 245 %223 = fadd float 3.000000e+00, %222 246 %224 = fmul float %210, %223 247 %225 = fmul float %210, %224 248 %226 = fmul float %26, 0x3F368B5CC0000000 249 %227 = fmul float %27, 0x3F368B5CC0000000 250 %228 = insertelement <4 x float> undef, float %226, i32 0 251 %229 = insertelement <4 x float> %228, float %227, i32 1 252 %230 = insertelement <4 x float> %229, float 0.000000e+00, i32 2 253 %231 = insertelement <4 x float> %230, float 0.000000e+00, i32 3 254 %232 = extractelement <4 x float> %231, i32 0 255 %233 = extractelement <4 x float> %231, i32 1 256 %234 = insertelement <4 x float> undef, float %232, i32 0 257 %235 = insertelement <4 x float> %234, float %233, i32 1 258 %236 = insertelement <4 x float> %235, float undef, i32 2 259 %237 = insertelement <4 x float> %236, float undef, i32 3 260 %238 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %237, i32 17, i32 1, i32 2) 261 %239 = extractelement <4 x float> %238, i32 0 262 %240 = insertelement <4 x float> undef, float %239, i32 0 263 %241 = insertelement <4 x float> %240, float %227, i32 1 264 %242 = insertelement <4 x float> %241, float 0.000000e+00, i32 2 265 %243 = insertelement <4 x float> %242, float 0.000000e+00, i32 3 266 %244 = extractelement <4 x float> %243, i32 0 267 %245 = insertelement <4 x float> undef, float %244, i32 0 268 %246 = insertelement <4 x float> %245, float undef, i32 1 269 %247 = insertelement <4 x float> %246, float undef, i32 2 270 %248 = insertelement <4 x float> %247, float undef, i32 3 271 %249 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %248, i32 18, i32 2, i32 1) 272 %250 = extractelement <4 x float> %249, i32 0 273 %251 = extractelement <4 x float> %249, i32 1 274 %252 = extractelement <4 x float> %249, i32 2 275 %253 = extractelement <4 x float> %249, i32 3 276 %254 = fmul float %250, %215 277 %255 = fmul float %251, %220 278 %256 = fmul float %252, %225 279 %257 = fmul float %253, 0.000000e+00 280 %258 = fadd float %result.i, 0x3FF4CCCCC0000000 281 %259 = fmul float %258, 0x3FE1C71C80000000 282 %260 = call float @llvm.AMDGPU.clamp.f32(float %259, float 0.000000e+00, float 1.000000e+00) 283 %261 = fadd float %result.i, 0x3FF4CCCCC0000000 284 %262 = fmul float %261, 0x3FE1C71C80000000 285 %263 = call float @llvm.AMDGPU.clamp.f32(float %262, float 0.000000e+00, float 1.000000e+00) 286 %264 = fadd float %result.i, 2.000000e+00 287 %265 = fmul float %264, 0x3FD611A7A0000000 288 %266 = call float @llvm.AMDGPU.clamp.f32(float %265, float 0.000000e+00, float 1.000000e+00) 289 %267 = fmul float 2.000000e+00, %260 290 %268 = fsub float -0.000000e+00, %267 291 %269 = fadd float 3.000000e+00, %268 292 %270 = fmul float %260, %269 293 %271 = fmul float %260, %270 294 %272 = fmul float 2.000000e+00, %263 295 %273 = fsub float -0.000000e+00, %272 296 %274 = fadd float 3.000000e+00, %273 297 %275 = fmul float %263, %274 298 %276 = fmul float %263, %275 299 %277 = fmul float 2.000000e+00, %266 300 %278 = fsub float -0.000000e+00, %277 301 %279 = fadd float 3.000000e+00, %278 302 %280 = fmul float %266, %279 303 %281 = fmul float %266, %280 304 %282 = fmul float %26, 0x3F22DFD6A0000000 305 %283 = fmul float %27, 0x3F22DFD6A0000000 306 %284 = insertelement <4 x float> undef, float %282, i32 0 307 %285 = insertelement <4 x float> %284, float %283, i32 1 308 %286 = insertelement <4 x float> %285, float 0.000000e+00, i32 2 309 %287 = insertelement <4 x float> %286, float 0.000000e+00, i32 3 310 %288 = extractelement <4 x float> %287, i32 0 311 %289 = extractelement <4 x float> %287, i32 1 312 %290 = insertelement <4 x float> undef, float %288, i32 0 313 %291 = insertelement <4 x float> %290, float %289, i32 1 314 %292 = insertelement <4 x float> %291, float undef, i32 2 315 %293 = insertelement <4 x float> %292, float undef, i32 3 316 %294 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %293, i32 19, i32 3, i32 2) 317 %295 = extractelement <4 x float> %294, i32 0 318 %296 = extractelement <4 x float> %294, i32 1 319 %297 = extractelement <4 x float> %294, i32 2 320 %298 = extractelement <4 x float> %294, i32 3 321 %299 = fmul float %295, %271 322 %300 = fmul float %296, %276 323 %301 = fmul float %297, %281 324 %302 = fmul float %298, 0.000000e+00 325 %303 = fmul float %temp68.1, %37 326 %304 = fmul float %temp68.1, %38 327 %305 = fmul float %temp68.1, %39 328 %306 = fmul float %temp69.0, %40 329 %307 = fadd float %306, %303 330 %308 = fmul float %temp69.0, %41 331 %309 = fadd float %308, %304 332 %310 = fmul float %temp69.0, %42 333 %311 = fadd float %310, %305 334 %312 = fmul float %temp70.0, %34 335 %313 = fadd float %312, %307 336 %314 = fmul float %temp70.0, %35 337 %315 = fadd float %314, %309 338 %316 = fmul float %temp70.0, %36 339 %317 = fadd float %316, %311 340 %318 = insertelement <4 x float> undef, float %313, i32 0 341 %319 = insertelement <4 x float> %318, float %315, i32 1 342 %320 = insertelement <4 x float> %319, float %317, i32 2 343 %321 = insertelement <4 x float> %320, float 0.000000e+00, i32 3 344 %322 = insertelement <4 x float> undef, float %313, i32 0 345 %323 = insertelement <4 x float> %322, float %315, i32 1 346 %324 = insertelement <4 x float> %323, float %317, i32 2 347 %325 = insertelement <4 x float> %324, float 0.000000e+00, i32 3 348 %326 = call float @llvm.AMDGPU.dp4(<4 x float> %321, <4 x float> %325) 349 %327 = call float @llvm.AMDGPU.rsq.clamped.f32(float %326) 350 %328 = fmul float %313, %327 351 %329 = fmul float %315, %327 352 %330 = fmul float %317, %327 353 %331 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 6) 354 %332 = extractelement <4 x float> %331, i32 0 355 %333 = fsub float -0.000000e+00, %332 356 %334 = fadd float 1.000000e+00, %333 357 %335 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 7) 358 %336 = extractelement <4 x float> %335, i32 0 359 %337 = fsub float -0.000000e+00, %336 360 %338 = fadd float 1.000000e+00, %337 361 %339 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 8) 362 %340 = extractelement <4 x float> %339, i32 0 363 %341 = fsub float -0.000000e+00, %340 364 %342 = fadd float 1.000000e+00, %341 365 %343 = fsub float -0.000000e+00, %334 366 %344 = fadd float %result.i, %343 367 %345 = fsub float -0.000000e+00, %338 368 %346 = fadd float %result.i, %345 369 %347 = fadd float %346, 0xBFE3333340000000 370 %348 = fsub float -0.000000e+00, %result.i 371 %349 = fsub float -0.000000e+00, %342 372 %350 = fadd float %348, %349 373 %351 = insertelement <4 x float> undef, float %43, i32 0 374 %352 = insertelement <4 x float> %351, float %44, i32 1 375 %353 = insertelement <4 x float> %352, float %45, i32 2 376 %354 = insertelement <4 x float> %353, float 0.000000e+00, i32 3 377 %355 = insertelement <4 x float> undef, float %43, i32 0 378 %356 = insertelement <4 x float> %355, float %44, i32 1 379 %357 = insertelement <4 x float> %356, float %45, i32 2 380 %358 = insertelement <4 x float> %357, float 0.000000e+00, i32 3 381 %359 = call float @llvm.AMDGPU.dp4(<4 x float> %354, <4 x float> %358) 382 %360 = call float @llvm.AMDGPU.rsq.clamped.f32(float %359) 383 %361 = fmul float %45, %360 384 %362 = call float @fabs(float %361) 385 %363 = fmul float %176, 0x3FECCCCCC0000000 386 %364 = fadd float %363, %362 387 %365 = fadd float %364, 0xBFEFAE1480000000 388 %366 = fmul float %365, 0xC023FFFFC0000000 389 %367 = call float @llvm.AMDGPU.clamp.f32(float %366, float 0.000000e+00, float 1.000000e+00) 390 %368 = fsub float -0.000000e+00, %334 391 %369 = fadd float %result.i, %368 392 %370 = fadd float %369, 0x3FBEB851E0000000 393 %371 = fsub float -0.000000e+00, %338 394 %372 = fadd float %result.i, %371 395 %373 = fadd float %372, 0xBFE0A3D700000000 396 %374 = fsub float -0.000000e+00, %result.i 397 %375 = fsub float -0.000000e+00, %342 398 %376 = fadd float %374, %375 399 %377 = insertelement <4 x float> undef, float %43, i32 0 400 %378 = insertelement <4 x float> %377, float %44, i32 1 401 %379 = insertelement <4 x float> %378, float %45, i32 2 402 %380 = insertelement <4 x float> %379, float 0.000000e+00, i32 3 403 %381 = insertelement <4 x float> undef, float %43, i32 0 404 %382 = insertelement <4 x float> %381, float %44, i32 1 405 %383 = insertelement <4 x float> %382, float %45, i32 2 406 %384 = insertelement <4 x float> %383, float 0.000000e+00, i32 3 407 %385 = call float @llvm.AMDGPU.dp4(<4 x float> %380, <4 x float> %384) 408 %386 = call float @llvm.AMDGPU.rsq.clamped.f32(float %385) 409 %387 = fmul float %45, %386 410 %388 = call float @fabs(float %387) 411 %389 = fmul float %176, 0x3FF51EB860000000 412 %390 = fadd float %389, %388 413 %391 = fadd float %390, 0xBFEFAE1480000000 414 %392 = fmul float %391, 0xC0490001A0000000 415 %393 = call float @llvm.AMDGPU.clamp.f32(float %392, float 0.000000e+00, float 1.000000e+00) 416 %394 = fmul float 2.000000e+00, %367 417 %395 = fsub float -0.000000e+00, %394 418 %396 = fadd float 3.000000e+00, %395 419 %397 = fmul float %367, %396 420 %398 = fmul float %367, %397 421 %one.sub.a.i169 = fsub float 1.000000e+00, %398 422 %one.sub.ac.i170 = fmul float %one.sub.a.i169, %344 423 %mul.i171 = fmul float %254, %344 424 %result.i172 = fadd float %mul.i171, %one.sub.ac.i170 425 %one.sub.a.i165 = fsub float 1.000000e+00, %398 426 %one.sub.ac.i166 = fmul float %one.sub.a.i165, %347 427 %mul.i167 = fmul float %255, %347 428 %result.i168 = fadd float %mul.i167, %one.sub.ac.i166 429 %one.sub.a.i161 = fsub float 1.000000e+00, %398 430 %one.sub.ac.i162 = fmul float %one.sub.a.i161, %350 431 %mul.i163 = fmul float %256, %350 432 %result.i164 = fadd float %mul.i163, %one.sub.ac.i162 433 %one.sub.a.i157 = fsub float 1.000000e+00, %398 434 %one.sub.ac.i158 = fmul float %one.sub.a.i157, 0.000000e+00 435 %mul.i159 = fmul float %257, 0.000000e+00 436 %result.i160 = fadd float %mul.i159, %one.sub.ac.i158 437 %399 = fmul float 2.000000e+00, %393 438 %400 = fsub float -0.000000e+00, %399 439 %401 = fadd float 3.000000e+00, %400 440 %402 = fmul float %393, %401 441 %403 = fmul float %393, %402 442 %one.sub.a.i153 = fsub float 1.000000e+00, %403 443 %one.sub.ac.i154 = fmul float %one.sub.a.i153, %370 444 %mul.i155 = fmul float %254, %370 445 %result.i156 = fadd float %mul.i155, %one.sub.ac.i154 446 %one.sub.a.i149 = fsub float 1.000000e+00, %403 447 %one.sub.ac.i150 = fmul float %one.sub.a.i149, %373 448 %mul.i151 = fmul float %255, %373 449 %result.i152 = fadd float %mul.i151, %one.sub.ac.i150 450 %one.sub.a.i145 = fsub float 1.000000e+00, %403 451 %one.sub.ac.i146 = fmul float %one.sub.a.i145, %376 452 %mul.i147 = fmul float %256, %376 453 %result.i148 = fadd float %mul.i147, %one.sub.ac.i146 454 %one.sub.a.i141 = fsub float 1.000000e+00, %403 455 %one.sub.ac.i142 = fmul float %one.sub.a.i141, 0x3FD3333340000000 456 %mul.i143 = fmul float %257, 0x3FD3333340000000 457 %result.i144 = fadd float %mul.i143, %one.sub.ac.i142 458 %404 = fcmp oge float 2.200000e+03, %179 459 %405 = sext i1 %404 to i32 460 %406 = bitcast i32 %405 to float 461 %407 = bitcast float %406 to i32 462 %408 = icmp ne i32 %407, 0 463 br i1 %408, label %IF161, label %ENDIF160 464 465LOOP: ; preds = %ENDIF139, %IF137 466 %temp88.0 = phi float [ 0.000000e+00, %IF137 ], [ %437, %ENDIF139 ] 467 %temp92.0 = phi float [ 1.000000e+00, %IF137 ], [ %.temp92.0, %ENDIF139 ] 468 %temp96.0 = phi float [ 0.000000e+00, %IF137 ], [ %468, %ENDIF139 ] 469 %409 = bitcast float %temp96.0 to i32 470 %410 = icmp sge i32 %409, %137 471 %411 = sext i1 %410 to i32 472 %412 = bitcast i32 %411 to float 473 %413 = bitcast float %412 to i32 474 %414 = icmp ne i32 %413, 0 475 br i1 %414, label %IF140, label %ENDIF139 476 477IF140: ; preds = %LOOP 478 %415 = fmul float %133, 5.000000e-01 479 %416 = fmul float %129, %temp92.0 480 %417 = fadd float %416, %22 481 %418 = fmul float %130, %temp92.0 482 %419 = fadd float %418, %23 483 %420 = insertelement <4 x float> undef, float %417, i32 0 484 %421 = insertelement <4 x float> %420, float %419, i32 1 485 %422 = insertelement <4 x float> %421, float 0.000000e+00, i32 2 486 %423 = insertelement <4 x float> %422, float 0.000000e+00, i32 3 487 %424 = extractelement <4 x float> %423, i32 0 488 %425 = extractelement <4 x float> %423, i32 1 489 %426 = insertelement <4 x float> undef, float %424, i32 0 490 %427 = insertelement <4 x float> %426, float %425, i32 1 491 %428 = insertelement <4 x float> %427, float undef, i32 2 492 %429 = insertelement <4 x float> %428, float undef, i32 3 493 %430 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %429, i32 20, i32 4, i32 2) 494 %431 = extractelement <4 x float> %430, i32 3 495 %432 = fcmp oge float %temp92.0, %431 496 %433 = sext i1 %432 to i32 497 %434 = bitcast i32 %433 to float 498 %435 = bitcast float %434 to i32 499 %436 = icmp ne i32 %435, 0 500 br i1 %436, label %IF146, label %ENDIF145 501 502ENDIF139: ; preds = %LOOP 503 %437 = fadd float %temp88.0, %133 504 %438 = fmul float %129, %437 505 %439 = fadd float %438, %22 506 %440 = fmul float %130, %437 507 %441 = fadd float %440, %23 508 %442 = insertelement <4 x float> undef, float %439, i32 0 509 %443 = insertelement <4 x float> %442, float %441, i32 1 510 %444 = insertelement <4 x float> %443, float 0.000000e+00, i32 2 511 %445 = insertelement <4 x float> %444, float 0.000000e+00, i32 3 512 %446 = extractelement <4 x float> %445, i32 0 513 %447 = extractelement <4 x float> %445, i32 1 514 %448 = insertelement <4 x float> undef, float %446, i32 0 515 %449 = insertelement <4 x float> %448, float %447, i32 1 516 %450 = insertelement <4 x float> %449, float undef, i32 2 517 %451 = insertelement <4 x float> %450, float undef, i32 3 518 %452 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %451, i32 20, i32 4, i32 2) 519 %453 = extractelement <4 x float> %452, i32 3 520 %454 = fcmp olt float 0x3FEFDF3B60000000, %temp92.0 521 %455 = sext i1 %454 to i32 522 %456 = bitcast i32 %455 to float 523 %457 = fcmp oge float %437, %453 524 %458 = sext i1 %457 to i32 525 %459 = bitcast i32 %458 to float 526 %460 = bitcast float %456 to i32 527 %461 = bitcast float %459 to i32 528 %462 = and i32 %460, %461 529 %463 = bitcast i32 %462 to float 530 %464 = bitcast float %463 to i32 531 %465 = icmp ne i32 %464, 0 532 %.temp92.0 = select i1 %465, float %437, float %temp92.0 533 %466 = bitcast float %temp96.0 to i32 534 %467 = add i32 %466, 1 535 %468 = bitcast i32 %467 to float 536 br label %LOOP 537 538IF146: ; preds = %IF140 539 %469 = fmul float 2.000000e+00, %415 540 %470 = fsub float -0.000000e+00, %469 541 %471 = fadd float %temp92.0, %470 542 br label %ENDIF145 543 544ENDIF145: ; preds = %IF146, %IF140 545 %temp88.1 = phi float [ %471, %IF146 ], [ %temp92.0, %IF140 ] 546 %472 = fadd float %temp88.1, %415 547 %473 = fmul float %415, 5.000000e-01 548 %474 = fmul float %129, %472 549 %475 = fadd float %474, %22 550 %476 = fmul float %130, %472 551 %477 = fadd float %476, %23 552 %478 = insertelement <4 x float> undef, float %475, i32 0 553 %479 = insertelement <4 x float> %478, float %477, i32 1 554 %480 = insertelement <4 x float> %479, float 0.000000e+00, i32 2 555 %481 = insertelement <4 x float> %480, float %431, i32 3 556 %482 = extractelement <4 x float> %481, i32 0 557 %483 = extractelement <4 x float> %481, i32 1 558 %484 = insertelement <4 x float> undef, float %482, i32 0 559 %485 = insertelement <4 x float> %484, float %483, i32 1 560 %486 = insertelement <4 x float> %485, float undef, i32 2 561 %487 = insertelement <4 x float> %486, float undef, i32 3 562 %488 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %487, i32 20, i32 4, i32 2) 563 %489 = extractelement <4 x float> %488, i32 3 564 %490 = fcmp oge float %472, %489 565 %491 = sext i1 %490 to i32 566 %492 = bitcast i32 %491 to float 567 %493 = bitcast float %492 to i32 568 %494 = icmp ne i32 %493, 0 569 br i1 %494, label %IF149, label %ENDIF148 570 571IF149: ; preds = %ENDIF145 572 %495 = fmul float 2.000000e+00, %473 573 %496 = fsub float -0.000000e+00, %495 574 %497 = fadd float %472, %496 575 br label %ENDIF148 576 577ENDIF148: ; preds = %IF149, %ENDIF145 578 %temp88.2 = phi float [ %497, %IF149 ], [ %472, %ENDIF145 ] 579 %temp92.2 = phi float [ %472, %IF149 ], [ %temp92.0, %ENDIF145 ] 580 %498 = fadd float %temp88.2, %473 581 %499 = fmul float %473, 5.000000e-01 582 %500 = fmul float %129, %498 583 %501 = fadd float %500, %22 584 %502 = fmul float %130, %498 585 %503 = fadd float %502, %23 586 %504 = insertelement <4 x float> undef, float %501, i32 0 587 %505 = insertelement <4 x float> %504, float %503, i32 1 588 %506 = insertelement <4 x float> %505, float 0.000000e+00, i32 2 589 %507 = insertelement <4 x float> %506, float %489, i32 3 590 %508 = extractelement <4 x float> %507, i32 0 591 %509 = extractelement <4 x float> %507, i32 1 592 %510 = insertelement <4 x float> undef, float %508, i32 0 593 %511 = insertelement <4 x float> %510, float %509, i32 1 594 %512 = insertelement <4 x float> %511, float undef, i32 2 595 %513 = insertelement <4 x float> %512, float undef, i32 3 596 %514 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %513, i32 20, i32 4, i32 2) 597 %515 = extractelement <4 x float> %514, i32 3 598 %516 = fcmp oge float %498, %515 599 %517 = sext i1 %516 to i32 600 %518 = bitcast i32 %517 to float 601 %519 = bitcast float %518 to i32 602 %520 = icmp ne i32 %519, 0 603 br i1 %520, label %IF152, label %ENDIF151 604 605IF152: ; preds = %ENDIF148 606 %521 = fmul float 2.000000e+00, %499 607 %522 = fsub float -0.000000e+00, %521 608 %523 = fadd float %498, %522 609 br label %ENDIF151 610 611ENDIF151: ; preds = %IF152, %ENDIF148 612 %temp88.3 = phi float [ %523, %IF152 ], [ %498, %ENDIF148 ] 613 %temp92.3 = phi float [ %498, %IF152 ], [ %temp92.2, %ENDIF148 ] 614 %524 = fadd float %temp88.3, %499 615 %525 = fmul float %499, 5.000000e-01 616 %526 = fmul float %129, %524 617 %527 = fadd float %526, %22 618 %528 = fmul float %130, %524 619 %529 = fadd float %528, %23 620 %530 = insertelement <4 x float> undef, float %527, i32 0 621 %531 = insertelement <4 x float> %530, float %529, i32 1 622 %532 = insertelement <4 x float> %531, float 0.000000e+00, i32 2 623 %533 = insertelement <4 x float> %532, float %515, i32 3 624 %534 = extractelement <4 x float> %533, i32 0 625 %535 = extractelement <4 x float> %533, i32 1 626 %536 = insertelement <4 x float> undef, float %534, i32 0 627 %537 = insertelement <4 x float> %536, float %535, i32 1 628 %538 = insertelement <4 x float> %537, float undef, i32 2 629 %539 = insertelement <4 x float> %538, float undef, i32 3 630 %540 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %539, i32 20, i32 4, i32 2) 631 %541 = extractelement <4 x float> %540, i32 3 632 %542 = fcmp oge float %524, %541 633 %543 = sext i1 %542 to i32 634 %544 = bitcast i32 %543 to float 635 %545 = bitcast float %544 to i32 636 %546 = icmp ne i32 %545, 0 637 br i1 %546, label %IF155, label %ENDIF154 638 639IF155: ; preds = %ENDIF151 640 %547 = fmul float 2.000000e+00, %525 641 %548 = fsub float -0.000000e+00, %547 642 %549 = fadd float %524, %548 643 br label %ENDIF154 644 645ENDIF154: ; preds = %IF155, %ENDIF151 646 %temp88.4 = phi float [ %549, %IF155 ], [ %524, %ENDIF151 ] 647 %temp92.4 = phi float [ %524, %IF155 ], [ %temp92.3, %ENDIF151 ] 648 %550 = fadd float %temp88.4, %525 649 %551 = fmul float %129, %550 650 %552 = fadd float %551, %22 651 %553 = fmul float %130, %550 652 %554 = fadd float %553, %23 653 %555 = insertelement <4 x float> undef, float %552, i32 0 654 %556 = insertelement <4 x float> %555, float %554, i32 1 655 %557 = insertelement <4 x float> %556, float 0.000000e+00, i32 2 656 %558 = insertelement <4 x float> %557, float %541, i32 3 657 %559 = extractelement <4 x float> %558, i32 0 658 %560 = extractelement <4 x float> %558, i32 1 659 %561 = insertelement <4 x float> undef, float %559, i32 0 660 %562 = insertelement <4 x float> %561, float %560, i32 1 661 %563 = insertelement <4 x float> %562, float undef, i32 2 662 %564 = insertelement <4 x float> %563, float undef, i32 3 663 %565 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %564, i32 20, i32 4, i32 2) 664 %566 = extractelement <4 x float> %565, i32 3 665 %567 = fcmp oge float %550, %566 666 %568 = sext i1 %567 to i32 667 %569 = bitcast i32 %568 to float 668 %570 = bitcast float %569 to i32 669 %571 = icmp ne i32 %570, 0 670 %.temp92.4 = select i1 %571, float %550, float %temp92.4 671 %572 = fmul float %129, %.temp92.4 672 %573 = fadd float %572, %22 673 %574 = fmul float %130, %.temp92.4 674 %575 = fadd float %574, %23 675 %576 = insertelement <4 x float> undef, float %573, i32 0 676 %577 = insertelement <4 x float> %576, float %575, i32 1 677 %578 = insertelement <4 x float> %577, float 0.000000e+00, i32 2 678 %579 = insertelement <4 x float> %578, float %566, i32 3 679 %580 = extractelement <4 x float> %579, i32 0 680 %581 = extractelement <4 x float> %579, i32 1 681 %582 = insertelement <4 x float> undef, float %580, i32 0 682 %583 = insertelement <4 x float> %582, float %581, i32 1 683 %584 = insertelement <4 x float> %583, float undef, i32 2 684 %585 = insertelement <4 x float> %584, float undef, i32 3 685 %586 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %585, i32 20, i32 4, i32 2) 686 %587 = extractelement <4 x float> %586, i32 0 687 %588 = extractelement <4 x float> %586, i32 1 688 %589 = extractelement <4 x float> %586, i32 2 689 %590 = fmul float %587, 2.000000e+00 690 %591 = fadd float %590, -1.000000e+00 691 %592 = fmul float %588, 2.000000e+00 692 %593 = fadd float %592, -1.000000e+00 693 %594 = fmul float %589, 2.000000e+00 694 %595 = fadd float %594, -1.000000e+00 695 br label %ENDIF136 696 697IF161: ; preds = %ENDIF136 698 %596 = fmul float %result.i, 0x3FB99999A0000000 699 %597 = fcmp uge float 0x3FE4CCCCC0000000, %596 700 %598 = select i1 %597, float 0x3FE4CCCCC0000000, float %596 701 %599 = fcmp uge float %598, 5.000000e-01 702 %600 = select i1 %599, float 5.000000e-01, float %598 703 %one.sub.a.i137 = fsub float 1.000000e+00, %600 704 %one.sub.ac.i138 = fmul float %one.sub.a.i137, %299 705 %mul.i139 = fmul float %result.i172, %299 706 %result.i140 = fadd float %mul.i139, %one.sub.ac.i138 707 %one.sub.a.i133 = fsub float 1.000000e+00, %600 708 %one.sub.ac.i134 = fmul float %one.sub.a.i133, %300 709 %mul.i135 = fmul float %result.i168, %300 710 %result.i136 = fadd float %mul.i135, %one.sub.ac.i134 711 %one.sub.a.i129 = fsub float 1.000000e+00, %600 712 %one.sub.ac.i130 = fmul float %one.sub.a.i129, %301 713 %mul.i131 = fmul float %result.i164, %301 714 %result.i132 = fadd float %mul.i131, %one.sub.ac.i130 715 %one.sub.a.i125 = fsub float 1.000000e+00, %600 716 %one.sub.ac.i126 = fmul float %one.sub.a.i125, %302 717 %mul.i127 = fmul float %result.i160, %302 718 %result.i128 = fadd float %mul.i127, %one.sub.ac.i126 719 %601 = insertelement <4 x float> undef, float %328, i32 0 720 %602 = insertelement <4 x float> %601, float %329, i32 1 721 %603 = insertelement <4 x float> %602, float %330, i32 2 722 %604 = insertelement <4 x float> %603, float 0.000000e+00, i32 3 723 %605 = insertelement <4 x float> undef, float %63, i32 0 724 %606 = insertelement <4 x float> %605, float %65, i32 1 725 %607 = insertelement <4 x float> %606, float %67, i32 2 726 %608 = insertelement <4 x float> %607, float 0.000000e+00, i32 3 727 %609 = call float @llvm.AMDGPU.dp4(<4 x float> %604, <4 x float> %608) 728 %610 = fcmp uge float 0x3FE6666660000000, %609 729 %611 = select i1 %610, float 0x3FE6666660000000, float %609 730 %612 = fmul float %8, %611 731 %613 = fmul float %13, %611 732 %614 = fmul float %18, %611 733 %615 = insertelement <4 x float> undef, float %34, i32 0 734 %616 = insertelement <4 x float> %615, float %35, i32 1 735 %617 = insertelement <4 x float> %616, float %36, i32 2 736 %618 = insertelement <4 x float> %617, float 0.000000e+00, i32 3 737 %619 = insertelement <4 x float> undef, float %63, i32 0 738 %620 = insertelement <4 x float> %619, float %65, i32 1 739 %621 = insertelement <4 x float> %620, float %67, i32 2 740 %622 = insertelement <4 x float> %621, float 0.000000e+00, i32 3 741 %623 = call float @llvm.AMDGPU.dp4(<4 x float> %618, <4 x float> %622) 742 %624 = fcmp uge float 0x3FECCCCCC0000000, %623 743 %625 = select i1 %624, float 0x3FECCCCCC0000000, float %623 744 %626 = fmul float %612, %625 745 %627 = fmul float %613, %625 746 %628 = fmul float %614, %625 747 br label %ENDIF160 748 749ENDIF160: ; preds = %IF161, %ENDIF136 750 %temp84.0 = phi float [ %result.i140, %IF161 ], [ %254, %ENDIF136 ] 751 %temp85.0 = phi float [ %result.i136, %IF161 ], [ %255, %ENDIF136 ] 752 %temp86.0 = phi float [ %result.i132, %IF161 ], [ %256, %ENDIF136 ] 753 %temp87.0 = phi float [ %result.i128, %IF161 ], [ %257, %ENDIF136 ] 754 %temp92.6 = phi float [ %626, %IF161 ], [ %406, %ENDIF136 ] 755 %temp93.0 = phi float [ %627, %IF161 ], [ 0.000000e+00, %ENDIF136 ] 756 %temp94.0 = phi float [ %628, %IF161 ], [ 0.000000e+00, %ENDIF136 ] 757 %629 = fcmp olt float 2.200000e+03, %179 758 %630 = sext i1 %629 to i32 759 %631 = bitcast i32 %630 to float 760 %632 = fcmp olt float %179, 2.300000e+03 761 %633 = sext i1 %632 to i32 762 %634 = bitcast i32 %633 to float 763 %635 = bitcast float %631 to i32 764 %636 = bitcast float %634 to i32 765 %637 = and i32 %635, %636 766 %638 = bitcast i32 %637 to float 767 %639 = bitcast float %638 to i32 768 %640 = icmp ne i32 %639, 0 769 br i1 %640, label %IF164, label %ENDIF163 770 771IF164: ; preds = %ENDIF160 772 %641 = fmul float %result.i, 5.000000e-01 773 %642 = fcmp uge float 0x3FE4CCCCC0000000, %641 774 %643 = select i1 %642, float 0x3FE4CCCCC0000000, float %641 775 %644 = fcmp uge float %643, 0x3FD6666660000000 776 %645 = select i1 %644, float 0x3FD6666660000000, float %643 777 %one.sub.a.i121 = fsub float 1.000000e+00, %645 778 %one.sub.ac.i122 = fmul float %one.sub.a.i121, %299 779 %mul.i123 = fmul float %result.i172, %299 780 %result.i124 = fadd float %mul.i123, %one.sub.ac.i122 781 %one.sub.a.i117 = fsub float 1.000000e+00, %645 782 %one.sub.ac.i118 = fmul float %one.sub.a.i117, %300 783 %mul.i119 = fmul float %result.i168, %300 784 %result.i120 = fadd float %mul.i119, %one.sub.ac.i118 785 %one.sub.a.i113 = fsub float 1.000000e+00, %645 786 %one.sub.ac.i114 = fmul float %one.sub.a.i113, %301 787 %mul.i115 = fmul float %result.i164, %301 788 %result.i116 = fadd float %mul.i115, %one.sub.ac.i114 789 %one.sub.a.i109 = fsub float 1.000000e+00, %645 790 %one.sub.ac.i110 = fmul float %one.sub.a.i109, %302 791 %mul.i111 = fmul float %result.i160, %302 792 %result.i112 = fadd float %mul.i111, %one.sub.ac.i110 793 %646 = insertelement <4 x float> undef, float %328, i32 0 794 %647 = insertelement <4 x float> %646, float %329, i32 1 795 %648 = insertelement <4 x float> %647, float %330, i32 2 796 %649 = insertelement <4 x float> %648, float 0.000000e+00, i32 3 797 %650 = insertelement <4 x float> undef, float %63, i32 0 798 %651 = insertelement <4 x float> %650, float %65, i32 1 799 %652 = insertelement <4 x float> %651, float %67, i32 2 800 %653 = insertelement <4 x float> %652, float 0.000000e+00, i32 3 801 %654 = call float @llvm.AMDGPU.dp4(<4 x float> %649, <4 x float> %653) 802 %655 = fcmp uge float 0x3FE6666660000000, %654 803 %656 = select i1 %655, float 0x3FE6666660000000, float %654 804 %657 = fmul float %8, %656 805 %658 = fmul float %13, %656 806 %659 = fmul float %18, %656 807 %660 = insertelement <4 x float> undef, float %34, i32 0 808 %661 = insertelement <4 x float> %660, float %35, i32 1 809 %662 = insertelement <4 x float> %661, float %36, i32 2 810 %663 = insertelement <4 x float> %662, float 0.000000e+00, i32 3 811 %664 = insertelement <4 x float> undef, float %63, i32 0 812 %665 = insertelement <4 x float> %664, float %65, i32 1 813 %666 = insertelement <4 x float> %665, float %67, i32 2 814 %667 = insertelement <4 x float> %666, float 0.000000e+00, i32 3 815 %668 = call float @llvm.AMDGPU.dp4(<4 x float> %663, <4 x float> %667) 816 %669 = fcmp uge float 0x3FECCCCCC0000000, %668 817 %670 = select i1 %669, float 0x3FECCCCCC0000000, float %668 818 %671 = fmul float %657, %670 819 %672 = fmul float %658, %670 820 %673 = fmul float %659, %670 821 br label %ENDIF163 822 823ENDIF163: ; preds = %IF164, %ENDIF160 824 %temp84.1 = phi float [ %result.i124, %IF164 ], [ %temp84.0, %ENDIF160 ] 825 %temp85.1 = phi float [ %result.i120, %IF164 ], [ %temp85.0, %ENDIF160 ] 826 %temp86.1 = phi float [ %result.i116, %IF164 ], [ %temp86.0, %ENDIF160 ] 827 %temp87.1 = phi float [ %result.i112, %IF164 ], [ %temp87.0, %ENDIF160 ] 828 %temp92.7 = phi float [ %671, %IF164 ], [ %temp92.6, %ENDIF160 ] 829 %temp93.1 = phi float [ %672, %IF164 ], [ %temp93.0, %ENDIF160 ] 830 %temp94.1 = phi float [ %673, %IF164 ], [ %temp94.0, %ENDIF160 ] 831 %674 = fcmp oge float %179, 2.300000e+03 832 %675 = sext i1 %674 to i32 833 %676 = bitcast i32 %675 to float 834 %677 = fcmp olt float %179, 2.480000e+03 835 %678 = sext i1 %677 to i32 836 %679 = bitcast i32 %678 to float 837 %680 = bitcast float %676 to i32 838 %681 = bitcast float %679 to i32 839 %682 = and i32 %680, %681 840 %683 = bitcast i32 %682 to float 841 %684 = bitcast float %683 to i32 842 %685 = icmp ne i32 %684, 0 843 br i1 %685, label %IF167, label %ENDIF166 844 845IF167: ; preds = %ENDIF163 846 %686 = fmul float %result.i, 5.000000e-01 847 %687 = fcmp uge float 0x3FE4CCCCC0000000, %686 848 %688 = select i1 %687, float 0x3FE4CCCCC0000000, float %686 849 %689 = fcmp uge float %688, 0x3FD3333340000000 850 %690 = select i1 %689, float 0x3FD3333340000000, float %688 851 %one.sub.a.i105 = fsub float 1.000000e+00, %690 852 %one.sub.ac.i106 = fmul float %one.sub.a.i105, %299 853 %mul.i107 = fmul float %result.i156, %299 854 %result.i108 = fadd float %mul.i107, %one.sub.ac.i106 855 %one.sub.a.i101 = fsub float 1.000000e+00, %690 856 %one.sub.ac.i102 = fmul float %one.sub.a.i101, %300 857 %mul.i103 = fmul float %result.i152, %300 858 %result.i104 = fadd float %mul.i103, %one.sub.ac.i102 859 %one.sub.a.i97 = fsub float 1.000000e+00, %690 860 %one.sub.ac.i98 = fmul float %one.sub.a.i97, %301 861 %mul.i99 = fmul float %result.i148, %301 862 %result.i100 = fadd float %mul.i99, %one.sub.ac.i98 863 %one.sub.a.i93 = fsub float 1.000000e+00, %690 864 %one.sub.ac.i94 = fmul float %one.sub.a.i93, %302 865 %mul.i95 = fmul float %result.i144, %302 866 %result.i96 = fadd float %mul.i95, %one.sub.ac.i94 867 %691 = insertelement <4 x float> undef, float %328, i32 0 868 %692 = insertelement <4 x float> %691, float %329, i32 1 869 %693 = insertelement <4 x float> %692, float %330, i32 2 870 %694 = insertelement <4 x float> %693, float 0.000000e+00, i32 3 871 %695 = insertelement <4 x float> undef, float %63, i32 0 872 %696 = insertelement <4 x float> %695, float %65, i32 1 873 %697 = insertelement <4 x float> %696, float %67, i32 2 874 %698 = insertelement <4 x float> %697, float 0.000000e+00, i32 3 875 %699 = call float @llvm.AMDGPU.dp4(<4 x float> %694, <4 x float> %698) 876 %700 = fcmp uge float 0x3FEB333340000000, %699 877 %701 = select i1 %700, float 0x3FEB333340000000, float %699 878 %702 = fmul float %8, %701 879 %703 = fmul float %13, %701 880 %704 = fmul float %18, %701 881 %705 = insertelement <4 x float> undef, float %34, i32 0 882 %706 = insertelement <4 x float> %705, float %35, i32 1 883 %707 = insertelement <4 x float> %706, float %36, i32 2 884 %708 = insertelement <4 x float> %707, float 0.000000e+00, i32 3 885 %709 = insertelement <4 x float> undef, float %63, i32 0 886 %710 = insertelement <4 x float> %709, float %65, i32 1 887 %711 = insertelement <4 x float> %710, float %67, i32 2 888 %712 = insertelement <4 x float> %711, float 0.000000e+00, i32 3 889 %713 = call float @llvm.AMDGPU.dp4(<4 x float> %708, <4 x float> %712) 890 %714 = fcmp uge float 0x3FECCCCCC0000000, %713 891 %715 = select i1 %714, float 0x3FECCCCCC0000000, float %713 892 %716 = fmul float %702, %715 893 %717 = fmul float %703, %715 894 %718 = fmul float %704, %715 895 br label %ENDIF166 896 897ENDIF166: ; preds = %IF167, %ENDIF163 898 %temp84.2 = phi float [ %result.i108, %IF167 ], [ %temp84.1, %ENDIF163 ] 899 %temp85.2 = phi float [ %result.i104, %IF167 ], [ %temp85.1, %ENDIF163 ] 900 %temp86.2 = phi float [ %result.i100, %IF167 ], [ %temp86.1, %ENDIF163 ] 901 %temp87.2 = phi float [ %result.i96, %IF167 ], [ %temp87.1, %ENDIF163 ] 902 %temp92.8 = phi float [ %716, %IF167 ], [ %temp92.7, %ENDIF163 ] 903 %temp93.2 = phi float [ %717, %IF167 ], [ %temp93.1, %ENDIF163 ] 904 %temp94.2 = phi float [ %718, %IF167 ], [ %temp94.1, %ENDIF163 ] 905 %719 = fcmp oge float %179, 2.480000e+03 906 %720 = sext i1 %719 to i32 907 %721 = bitcast i32 %720 to float 908 %722 = fcmp olt float %179, 2.530000e+03 909 %723 = sext i1 %722 to i32 910 %724 = bitcast i32 %723 to float 911 %725 = bitcast float %721 to i32 912 %726 = bitcast float %724 to i32 913 %727 = and i32 %725, %726 914 %728 = bitcast i32 %727 to float 915 %729 = bitcast float %728 to i32 916 %730 = icmp ne i32 %729, 0 917 br i1 %730, label %IF170, label %ENDIF169 918 919IF170: ; preds = %ENDIF166 920 %731 = fmul float %result.i, 5.000000e-01 921 %732 = fcmp uge float 0x3FE4CCCCC0000000, %731 922 %733 = select i1 %732, float 0x3FE4CCCCC0000000, float %731 923 %734 = fcmp uge float %733, 0x3FC99999A0000000 924 %735 = select i1 %734, float 0x3FC99999A0000000, float %733 925 %one.sub.a.i89 = fsub float 1.000000e+00, %735 926 %one.sub.ac.i90 = fmul float %one.sub.a.i89, %299 927 %mul.i91 = fmul float %result.i156, %299 928 %result.i92 = fadd float %mul.i91, %one.sub.ac.i90 929 %one.sub.a.i85 = fsub float 1.000000e+00, %735 930 %one.sub.ac.i86 = fmul float %one.sub.a.i85, %300 931 %mul.i87 = fmul float %result.i152, %300 932 %result.i88 = fadd float %mul.i87, %one.sub.ac.i86 933 %one.sub.a.i81 = fsub float 1.000000e+00, %735 934 %one.sub.ac.i82 = fmul float %one.sub.a.i81, %301 935 %mul.i83 = fmul float %result.i148, %301 936 %result.i84 = fadd float %mul.i83, %one.sub.ac.i82 937 %one.sub.a.i77 = fsub float 1.000000e+00, %735 938 %one.sub.ac.i78 = fmul float %one.sub.a.i77, %302 939 %mul.i79 = fmul float %result.i144, %302 940 %result.i80 = fadd float %mul.i79, %one.sub.ac.i78 941 %736 = insertelement <4 x float> undef, float %328, i32 0 942 %737 = insertelement <4 x float> %736, float %329, i32 1 943 %738 = insertelement <4 x float> %737, float %330, i32 2 944 %739 = insertelement <4 x float> %738, float 0.000000e+00, i32 3 945 %740 = insertelement <4 x float> undef, float %63, i32 0 946 %741 = insertelement <4 x float> %740, float %65, i32 1 947 %742 = insertelement <4 x float> %741, float %67, i32 2 948 %743 = insertelement <4 x float> %742, float 0.000000e+00, i32 3 949 %744 = call float @llvm.AMDGPU.dp4(<4 x float> %739, <4 x float> %743) 950 %745 = fcmp uge float 0x3FEB333340000000, %744 951 %746 = select i1 %745, float 0x3FEB333340000000, float %744 952 %747 = fmul float %8, %746 953 %748 = fmul float %13, %746 954 %749 = fmul float %18, %746 955 %750 = insertelement <4 x float> undef, float %34, i32 0 956 %751 = insertelement <4 x float> %750, float %35, i32 1 957 %752 = insertelement <4 x float> %751, float %36, i32 2 958 %753 = insertelement <4 x float> %752, float 0.000000e+00, i32 3 959 %754 = insertelement <4 x float> undef, float %63, i32 0 960 %755 = insertelement <4 x float> %754, float %65, i32 1 961 %756 = insertelement <4 x float> %755, float %67, i32 2 962 %757 = insertelement <4 x float> %756, float 0.000000e+00, i32 3 963 %758 = call float @llvm.AMDGPU.dp4(<4 x float> %753, <4 x float> %757) 964 %759 = fcmp uge float 0x3FECCCCCC0000000, %758 965 %760 = select i1 %759, float 0x3FECCCCCC0000000, float %758 966 %761 = fmul float %747, %760 967 %762 = fmul float %748, %760 968 %763 = fmul float %749, %760 969 br label %ENDIF169 970 971ENDIF169: ; preds = %IF170, %ENDIF166 972 %temp84.3 = phi float [ %result.i92, %IF170 ], [ %temp84.2, %ENDIF166 ] 973 %temp85.3 = phi float [ %result.i88, %IF170 ], [ %temp85.2, %ENDIF166 ] 974 %temp86.3 = phi float [ %result.i84, %IF170 ], [ %temp86.2, %ENDIF166 ] 975 %temp87.3 = phi float [ %result.i80, %IF170 ], [ %temp87.2, %ENDIF166 ] 976 %temp92.9 = phi float [ %761, %IF170 ], [ %temp92.8, %ENDIF166 ] 977 %temp93.3 = phi float [ %762, %IF170 ], [ %temp93.2, %ENDIF166 ] 978 %temp94.3 = phi float [ %763, %IF170 ], [ %temp94.2, %ENDIF166 ] 979 %764 = fcmp oge float %179, 2.530000e+03 980 %765 = sext i1 %764 to i32 981 %766 = bitcast i32 %765 to float 982 %767 = fcmp olt float %179, 2.670000e+03 983 %768 = sext i1 %767 to i32 984 %769 = bitcast i32 %768 to float 985 %770 = bitcast float %766 to i32 986 %771 = bitcast float %769 to i32 987 %772 = and i32 %770, %771 988 %773 = bitcast i32 %772 to float 989 %774 = bitcast float %773 to i32 990 %775 = icmp ne i32 %774, 0 991 br i1 %775, label %IF173, label %ENDIF172 992 993IF173: ; preds = %ENDIF169 994 %776 = fmul float %result.i, 5.000000e-01 995 %777 = fcmp uge float 0x3FE4CCCCC0000000, %776 996 %778 = select i1 %777, float 0x3FE4CCCCC0000000, float %776 997 %779 = fcmp uge float %778, 0x3FB99999A0000000 998 %780 = select i1 %779, float 0x3FB99999A0000000, float %778 999 %one.sub.a.i73 = fsub float 1.000000e+00, %780 1000 %one.sub.ac.i74 = fmul float %one.sub.a.i73, %299 1001 %mul.i75 = fmul float %result.i172, %299 1002 %result.i76 = fadd float %mul.i75, %one.sub.ac.i74 1003 %one.sub.a.i69 = fsub float 1.000000e+00, %780 1004 %one.sub.ac.i70 = fmul float %one.sub.a.i69, %300 1005 %mul.i71 = fmul float %result.i168, %300 1006 %result.i72 = fadd float %mul.i71, %one.sub.ac.i70 1007 %one.sub.a.i65 = fsub float 1.000000e+00, %780 1008 %one.sub.ac.i66 = fmul float %one.sub.a.i65, %301 1009 %mul.i67 = fmul float %result.i164, %301 1010 %result.i68 = fadd float %mul.i67, %one.sub.ac.i66 1011 %one.sub.a.i61 = fsub float 1.000000e+00, %780 1012 %one.sub.ac.i62 = fmul float %one.sub.a.i61, %302 1013 %mul.i63 = fmul float %result.i160, %302 1014 %result.i64 = fadd float %mul.i63, %one.sub.ac.i62 1015 %781 = insertelement <4 x float> undef, float %328, i32 0 1016 %782 = insertelement <4 x float> %781, float %329, i32 1 1017 %783 = insertelement <4 x float> %782, float %330, i32 2 1018 %784 = insertelement <4 x float> %783, float 0.000000e+00, i32 3 1019 %785 = insertelement <4 x float> undef, float %63, i32 0 1020 %786 = insertelement <4 x float> %785, float %65, i32 1 1021 %787 = insertelement <4 x float> %786, float %67, i32 2 1022 %788 = insertelement <4 x float> %787, float 0.000000e+00, i32 3 1023 %789 = call float @llvm.AMDGPU.dp4(<4 x float> %784, <4 x float> %788) 1024 %790 = fcmp uge float 0x3FEB333340000000, %789 1025 %791 = select i1 %790, float 0x3FEB333340000000, float %789 1026 %792 = fmul float %8, %791 1027 %793 = fmul float %13, %791 1028 %794 = fmul float %18, %791 1029 %795 = insertelement <4 x float> undef, float %34, i32 0 1030 %796 = insertelement <4 x float> %795, float %35, i32 1 1031 %797 = insertelement <4 x float> %796, float %36, i32 2 1032 %798 = insertelement <4 x float> %797, float 0.000000e+00, i32 3 1033 %799 = insertelement <4 x float> undef, float %63, i32 0 1034 %800 = insertelement <4 x float> %799, float %65, i32 1 1035 %801 = insertelement <4 x float> %800, float %67, i32 2 1036 %802 = insertelement <4 x float> %801, float 0.000000e+00, i32 3 1037 %803 = call float @llvm.AMDGPU.dp4(<4 x float> %798, <4 x float> %802) 1038 %804 = fcmp uge float 0x3FECCCCCC0000000, %803 1039 %805 = select i1 %804, float 0x3FECCCCCC0000000, float %803 1040 %806 = fmul float %792, %805 1041 %807 = fmul float %793, %805 1042 %808 = fmul float %794, %805 1043 br label %ENDIF172 1044 1045ENDIF172: ; preds = %IF173, %ENDIF169 1046 %temp84.4 = phi float [ %result.i76, %IF173 ], [ %temp84.3, %ENDIF169 ] 1047 %temp85.4 = phi float [ %result.i72, %IF173 ], [ %temp85.3, %ENDIF169 ] 1048 %temp86.4 = phi float [ %result.i68, %IF173 ], [ %temp86.3, %ENDIF169 ] 1049 %temp87.4 = phi float [ %result.i64, %IF173 ], [ %temp87.3, %ENDIF169 ] 1050 %temp92.10 = phi float [ %806, %IF173 ], [ %temp92.9, %ENDIF169 ] 1051 %temp93.4 = phi float [ %807, %IF173 ], [ %temp93.3, %ENDIF169 ] 1052 %temp94.4 = phi float [ %808, %IF173 ], [ %temp94.3, %ENDIF169 ] 1053 %809 = fcmp oge float %179, 2.670000e+03 1054 %810 = sext i1 %809 to i32 1055 %811 = bitcast i32 %810 to float 1056 %812 = bitcast float %811 to i32 1057 %813 = icmp ne i32 %812, 0 1058 br i1 %813, label %IF176, label %ENDIF175 1059 1060IF176: ; preds = %ENDIF172 1061 %814 = fmul float %result.i, 0x3FB99999A0000000 1062 %815 = fcmp uge float 0.000000e+00, %814 1063 %816 = select i1 %815, float 0.000000e+00, float %814 1064 %817 = fcmp uge float %816, 0x3FD99999A0000000 1065 %818 = select i1 %817, float 0x3FD99999A0000000, float %816 1066 %one.sub.a.i57 = fsub float 1.000000e+00, %818 1067 %one.sub.ac.i58 = fmul float %one.sub.a.i57, %299 1068 %mul.i59 = fmul float %result.i172, %299 1069 %result.i60 = fadd float %mul.i59, %one.sub.ac.i58 1070 %one.sub.a.i53 = fsub float 1.000000e+00, %818 1071 %one.sub.ac.i54 = fmul float %one.sub.a.i53, %300 1072 %mul.i55 = fmul float %result.i168, %300 1073 %result.i56 = fadd float %mul.i55, %one.sub.ac.i54 1074 %one.sub.a.i49 = fsub float 1.000000e+00, %818 1075 %one.sub.ac.i50 = fmul float %one.sub.a.i49, %301 1076 %mul.i51 = fmul float %result.i164, %301 1077 %result.i52 = fadd float %mul.i51, %one.sub.ac.i50 1078 %one.sub.a.i45 = fsub float 1.000000e+00, %818 1079 %one.sub.ac.i46 = fmul float %one.sub.a.i45, %302 1080 %mul.i47 = fmul float %result.i160, %302 1081 %result.i48 = fadd float %mul.i47, %one.sub.ac.i46 1082 %819 = insertelement <4 x float> undef, float %328, i32 0 1083 %820 = insertelement <4 x float> %819, float %329, i32 1 1084 %821 = insertelement <4 x float> %820, float %330, i32 2 1085 %822 = insertelement <4 x float> %821, float 0.000000e+00, i32 3 1086 %823 = insertelement <4 x float> undef, float %63, i32 0 1087 %824 = insertelement <4 x float> %823, float %65, i32 1 1088 %825 = insertelement <4 x float> %824, float %67, i32 2 1089 %826 = insertelement <4 x float> %825, float 0.000000e+00, i32 3 1090 %827 = call float @llvm.AMDGPU.dp4(<4 x float> %822, <4 x float> %826) 1091 %828 = fcmp uge float 0x3FEB333340000000, %827 1092 %829 = select i1 %828, float 0x3FEB333340000000, float %827 1093 %830 = fmul float %8, %829 1094 %831 = fmul float %13, %829 1095 %832 = fmul float %18, %829 1096 %833 = insertelement <4 x float> undef, float %34, i32 0 1097 %834 = insertelement <4 x float> %833, float %35, i32 1 1098 %835 = insertelement <4 x float> %834, float %36, i32 2 1099 %836 = insertelement <4 x float> %835, float 0.000000e+00, i32 3 1100 %837 = insertelement <4 x float> undef, float %63, i32 0 1101 %838 = insertelement <4 x float> %837, float %65, i32 1 1102 %839 = insertelement <4 x float> %838, float %67, i32 2 1103 %840 = insertelement <4 x float> %839, float 0.000000e+00, i32 3 1104 %841 = call float @llvm.AMDGPU.dp4(<4 x float> %836, <4 x float> %840) 1105 %842 = fcmp uge float 0x3FECCCCCC0000000, %841 1106 %843 = select i1 %842, float 0x3FECCCCCC0000000, float %841 1107 %844 = fmul float %830, %843 1108 %845 = fmul float %831, %843 1109 %846 = fmul float %832, %843 1110 br label %ENDIF175 1111 1112ENDIF175: ; preds = %IF176, %ENDIF172 1113 %temp84.5 = phi float [ %result.i60, %IF176 ], [ %temp84.4, %ENDIF172 ] 1114 %temp85.5 = phi float [ %result.i56, %IF176 ], [ %temp85.4, %ENDIF172 ] 1115 %temp86.5 = phi float [ %result.i52, %IF176 ], [ %temp86.4, %ENDIF172 ] 1116 %temp87.5 = phi float [ %result.i48, %IF176 ], [ %temp87.4, %ENDIF172 ] 1117 %temp92.11 = phi float [ %844, %IF176 ], [ %temp92.10, %ENDIF172 ] 1118 %temp93.5 = phi float [ %845, %IF176 ], [ %temp93.4, %ENDIF172 ] 1119 %temp94.5 = phi float [ %846, %IF176 ], [ %temp94.4, %ENDIF172 ] 1120 %847 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 10) 1121 %848 = extractelement <4 x float> %847, i32 0 1122 %849 = fcmp olt float %848, %179 1123 %850 = sext i1 %849 to i32 1124 %851 = bitcast i32 %850 to float 1125 %852 = bitcast float %851 to i32 1126 %853 = icmp ne i32 %852, 0 1127 br i1 %853, label %IF179, label %ENDIF178 1128 1129IF179: ; preds = %ENDIF175 1130 %854 = fadd float %result.i, 1.000000e+00 1131 %855 = fadd float %result.i, 1.000000e+00 1132 %856 = fadd float %result.i, 1.000000e+00 1133 %857 = insertelement <4 x float> undef, float %43, i32 0 1134 %858 = insertelement <4 x float> %857, float %44, i32 1 1135 %859 = insertelement <4 x float> %858, float %45, i32 2 1136 %860 = insertelement <4 x float> %859, float 0.000000e+00, i32 3 1137 %861 = insertelement <4 x float> undef, float %43, i32 0 1138 %862 = insertelement <4 x float> %861, float %44, i32 1 1139 %863 = insertelement <4 x float> %862, float %45, i32 2 1140 %864 = insertelement <4 x float> %863, float 0.000000e+00, i32 3 1141 %865 = call float @llvm.AMDGPU.dp4(<4 x float> %860, <4 x float> %864) 1142 %866 = call float @llvm.AMDGPU.rsq.clamped.f32(float %865) 1143 %867 = fmul float %45, %866 1144 %868 = call float @fabs(float %867) 1145 %869 = fmul float %176, 0x3FECCCCCC0000000 1146 %870 = fadd float %869, %868 1147 %871 = fadd float %870, 0xBFEFAE1480000000 1148 %872 = fmul float %871, 0xC043FFFE20000000 1149 %873 = call float @llvm.AMDGPU.clamp.f32(float %872, float 0.000000e+00, float 1.000000e+00) 1150 %874 = fmul float 2.000000e+00, %873 1151 %875 = fsub float -0.000000e+00, %874 1152 %876 = fadd float 3.000000e+00, %875 1153 %877 = fmul float %873, %876 1154 %878 = fmul float %873, %877 1155 %one.sub.a.i41 = fsub float 1.000000e+00, %878 1156 %one.sub.ac.i42 = fmul float %one.sub.a.i41, %854 1157 %mul.i43 = fmul float %temp84.5, %854 1158 %result.i44 = fadd float %mul.i43, %one.sub.ac.i42 1159 %one.sub.a.i37 = fsub float 1.000000e+00, %878 1160 %one.sub.ac.i38 = fmul float %one.sub.a.i37, %855 1161 %mul.i39 = fmul float %temp85.5, %855 1162 %result.i40 = fadd float %mul.i39, %one.sub.ac.i38 1163 %one.sub.a.i33 = fsub float 1.000000e+00, %878 1164 %one.sub.ac.i34 = fmul float %one.sub.a.i33, %856 1165 %mul.i35 = fmul float %temp86.5, %856 1166 %result.i36 = fadd float %mul.i35, %one.sub.ac.i34 1167 %one.sub.a.i29 = fsub float 1.000000e+00, %878 1168 %one.sub.ac.i30 = fmul float %one.sub.a.i29, 0.000000e+00 1169 %mul.i31 = fmul float %temp87.5, 0.000000e+00 1170 %result.i32 = fadd float %mul.i31, %one.sub.ac.i30 1171 %879 = fmul float %result.i, 5.000000e-01 1172 %880 = fcmp uge float 0x3FE4CCCCC0000000, %879 1173 %881 = select i1 %880, float 0x3FE4CCCCC0000000, float %879 1174 %882 = fcmp uge float %881, 0x3FE3333340000000 1175 %883 = select i1 %882, float 0x3FE3333340000000, float %881 1176 %one.sub.a.i25 = fsub float 1.000000e+00, %883 1177 %one.sub.ac.i26 = fmul float %one.sub.a.i25, %temp84.5 1178 %mul.i27 = fmul float %result.i44, %temp84.5 1179 %result.i28 = fadd float %mul.i27, %one.sub.ac.i26 1180 %one.sub.a.i21 = fsub float 1.000000e+00, %883 1181 %one.sub.ac.i22 = fmul float %one.sub.a.i21, %temp85.5 1182 %mul.i23 = fmul float %result.i40, %temp85.5 1183 %result.i24 = fadd float %mul.i23, %one.sub.ac.i22 1184 %one.sub.a.i17 = fsub float 1.000000e+00, %883 1185 %one.sub.ac.i18 = fmul float %one.sub.a.i17, %temp86.5 1186 %mul.i19 = fmul float %result.i36, %temp86.5 1187 %result.i20 = fadd float %mul.i19, %one.sub.ac.i18 1188 %one.sub.a.i13 = fsub float 1.000000e+00, %883 1189 %one.sub.ac.i14 = fmul float %one.sub.a.i13, %temp87.5 1190 %mul.i15 = fmul float %result.i32, %temp87.5 1191 %result.i16 = fadd float %mul.i15, %one.sub.ac.i14 1192 %884 = insertelement <4 x float> undef, float %328, i32 0 1193 %885 = insertelement <4 x float> %884, float %329, i32 1 1194 %886 = insertelement <4 x float> %885, float %330, i32 2 1195 %887 = insertelement <4 x float> %886, float 0.000000e+00, i32 3 1196 %888 = insertelement <4 x float> undef, float %63, i32 0 1197 %889 = insertelement <4 x float> %888, float %65, i32 1 1198 %890 = insertelement <4 x float> %889, float %67, i32 2 1199 %891 = insertelement <4 x float> %890, float 0.000000e+00, i32 3 1200 %892 = call float @llvm.AMDGPU.dp4(<4 x float> %887, <4 x float> %891) 1201 %893 = fcmp uge float 0x3FE99999A0000000, %892 1202 %894 = select i1 %893, float 0x3FE99999A0000000, float %892 1203 %895 = fmul float %8, %894 1204 %896 = fmul float %13, %894 1205 %897 = fmul float %18, %894 1206 %898 = insertelement <4 x float> undef, float %34, i32 0 1207 %899 = insertelement <4 x float> %898, float %35, i32 1 1208 %900 = insertelement <4 x float> %899, float %36, i32 2 1209 %901 = insertelement <4 x float> %900, float 0.000000e+00, i32 3 1210 %902 = insertelement <4 x float> undef, float %63, i32 0 1211 %903 = insertelement <4 x float> %902, float %65, i32 1 1212 %904 = insertelement <4 x float> %903, float %67, i32 2 1213 %905 = insertelement <4 x float> %904, float 0.000000e+00, i32 3 1214 %906 = call float @llvm.AMDGPU.dp4(<4 x float> %901, <4 x float> %905) 1215 %907 = fcmp uge float 0x3FECCCCCC0000000, %906 1216 %908 = select i1 %907, float 0x3FECCCCCC0000000, float %906 1217 %909 = fmul float %895, %908 1218 %910 = fmul float %896, %908 1219 %911 = fmul float %897, %908 1220 br label %ENDIF178 1221 1222ENDIF178: ; preds = %IF179, %ENDIF175 1223 %temp84.6 = phi float [ %result.i28, %IF179 ], [ %temp84.5, %ENDIF175 ] 1224 %temp85.6 = phi float [ %result.i24, %IF179 ], [ %temp85.5, %ENDIF175 ] 1225 %temp86.6 = phi float [ %result.i20, %IF179 ], [ %temp86.5, %ENDIF175 ] 1226 %temp87.6 = phi float [ %result.i16, %IF179 ], [ %temp87.5, %ENDIF175 ] 1227 %temp92.12 = phi float [ %909, %IF179 ], [ %temp92.11, %ENDIF175 ] 1228 %temp93.6 = phi float [ %910, %IF179 ], [ %temp93.5, %ENDIF175 ] 1229 %temp94.6 = phi float [ %911, %IF179 ], [ %temp94.5, %ENDIF175 ] 1230 %912 = fmul float %55, %temp92.12 1231 %913 = fmul float %57, %temp93.6 1232 %914 = fmul float %59, %temp94.6 1233 %915 = fmul float %61, 0.000000e+00 1234 %916 = fmul float %temp84.6, %912 1235 %917 = fmul float %temp85.6, %913 1236 %918 = fmul float %temp86.6, %914 1237 %919 = fmul float %temp87.6, %915 1238 %920 = fmul float %2, -2.000000e+00 1239 %921 = fadd float %920, 1.000000e+00 1240 %922 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 23) 1241 %923 = extractelement <4 x float> %922, i32 2 1242 %924 = fsub float -0.000000e+00, %923 1243 %925 = fadd float %921, %924 1244 %926 = fdiv float 1.000000e+00, %925 1245 %927 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 24) 1246 %928 = extractelement <4 x float> %927, i32 2 1247 %929 = fmul float %928, %926 1248 %930 = fsub float -0.000000e+00, %53 1249 %931 = fmul float %930, %53 1250 %932 = fmul float %931, %929 1251 %933 = fmul float %932, %929 1252 %934 = fmul float %933, 0x3FF7154760000000 1253 %935 = call float @llvm.exp2.f32(float %934) 1254 %936 = fcmp oeq float %53, 1.000000e+00 1255 %937 = sext i1 %936 to i32 1256 %938 = bitcast i32 %937 to float 1257 %939 = bitcast float %938 to i32 1258 %940 = icmp ne i32 %939, 0 1259 %.184 = select i1 %940, float 1.000000e+00, float %935 1260 %one.sub.a.i9 = fsub float 1.000000e+00, %.184 1261 %one.sub.ac.i10 = fmul float %one.sub.a.i9, %47 1262 %mul.i11 = fmul float %916, %47 1263 %result.i12 = fadd float %mul.i11, %one.sub.ac.i10 1264 %one.sub.a.i5 = fsub float 1.000000e+00, %.184 1265 %one.sub.ac.i6 = fmul float %one.sub.a.i5, %49 1266 %mul.i7 = fmul float %917, %49 1267 %result.i8 = fadd float %mul.i7, %one.sub.ac.i6 1268 %one.sub.a.i1 = fsub float 1.000000e+00, %.184 1269 %one.sub.ac.i2 = fmul float %one.sub.a.i1, %51 1270 %mul.i3 = fmul float %918, %51 1271 %result.i4 = fadd float %mul.i3, %one.sub.ac.i2 1272 %941 = insertelement <4 x float> undef, float %result.i12, i32 0 1273 %942 = insertelement <4 x float> %941, float %result.i8, i32 1 1274 %943 = insertelement <4 x float> %942, float %result.i4, i32 2 1275 %944 = insertelement <4 x float> %943, float %919, i32 3 1276 call void @llvm.R600.store.swizzle(<4 x float> %944, i32 0, i32 0) 1277 ret void 1278} 1279 1280; Function Attrs: readnone 1281declare float @llvm.AMDGPU.dp4(<4 x float>, <4 x float>) #2 1282 1283; Function Attrs: nounwind readnone 1284declare float @llvm.AMDGPU.rsq.clamped.f32(float) #3 1285 1286; Function Attrs: readnone 1287declare <4 x float> @llvm.AMDGPU.tex(<4 x float>, i32, i32, i32) #2 1288 1289; Function Attrs: readonly 1290declare float @fabs(float) #4 1291 1292declare float @llvm.exp2.f32(float) #3 1293 1294; Function Attrs: readnone 1295declare float @llvm.AMDGPU.clamp.f32(float, float, float) #2 1296 1297declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32) 1298 1299attributes #0 = { alwaysinline nounwind readnone } 1300attributes #1 = { "ShaderType"="0" } 1301attributes #2 = { readnone } 1302attributes #3 = { nounwind readnone } 1303attributes #4 = { readonly } 1304