1 // Test target codegen - host bc file has to be created first.
2 // RUN: %clang_cc1 -verify -fopenmp -x c++ -triple powerpc64le-unknown-unknown -fopenmp-targets=nvptx64-nvidia-cuda -emit-llvm-bc %s -o %t-ppc-host.bc
3 // RUN: %clang_cc1 -verify -fopenmp -x c++ -triple nvptx64-unknown-unknown -fopenmp-targets=nvptx64-nvidia-cuda -emit-llvm %s -fopenmp-is-device -fopenmp-host-ir-file-path %t-ppc-host.bc -o - | FileCheck %s --check-prefix CHECK --check-prefix CHECK-64
4 // RUN: %clang_cc1 -verify -fopenmp -x c++ -triple i386-unknown-unknown -fopenmp-targets=nvptx-nvidia-cuda -emit-llvm-bc %s -o %t-x86-host.bc
5 // RUN: %clang_cc1 -verify -fopenmp -x c++ -triple nvptx-unknown-unknown -fopenmp-targets=nvptx-nvidia-cuda -emit-llvm %s -fopenmp-is-device -fopenmp-host-ir-file-path %t-x86-host.bc -o - | FileCheck %s --check-prefix CHECK --check-prefix CHECK-32
6 // RUN: %clang_cc1 -verify -fopenmp -fexceptions -fcxx-exceptions -x c++ -triple nvptx-unknown-unknown -fopenmp-targets=nvptx-nvidia-cuda -emit-llvm %s -fopenmp-is-device -fopenmp-host-ir-file-path %t-x86-host.bc -o - | FileCheck %s --check-prefix CHECK --check-prefix CHECK-32
7 // expected-no-diagnostics
8 #ifndef HEADER
9 #define HEADER
10 
11 // Check that the execution mode of all 2 target regions is set to Generic Mode.
12 // CHECK-DAG: {{@__omp_offloading_.+l26}}_exec_mode = weak constant i8 1
13 // CHECK-DAG: {{@__omp_offloading_.+l31}}_exec_mode = weak constant i8 1
14 
15 template<typename tx>
16 tx ftemplate(int n) {
17   tx a = 0;
18   short aa = 0;
19   tx b[10];
20 
21   #pragma omp target teams if(0)
22   {
23     b[2] += 1;
24   }
25 
26   #pragma omp target teams if(1)
27   {
28     a = '1';
29   }
30 
31   #pragma omp target teams if(n>40)
32   {
33     aa = 1;
34   }
35 
36   return a;
37 }
38 
39 int bar(int n){
40   int a = 0;
41 
42   a += ftemplate<char>(n);
43 
44   return a;
45 }
46 
47   // CHECK-NOT: define {{.*}}void {{@__omp_offloading_.+template.+l21}}_worker()
48 
49 
50 
51 
52 
53 
54   // CHECK-LABEL: define {{.*}}void {{@__omp_offloading_.+template.+l26}}_worker()
55   // CHECK-DAG: [[OMP_EXEC_STATUS:%.+]] = alloca i8,
56   // CHECK-DAG: [[OMP_WORK_FN:%.+]] = alloca i8*,
57   // CHECK: store i8* null, i8** [[OMP_WORK_FN]],
58   // CHECK: store i8 0, i8* [[OMP_EXEC_STATUS]],
59   // CHECK: br label {{%?}}[[AWAIT_WORK:.+]]
60   //
61   // CHECK: [[AWAIT_WORK]]
62   // CHECK: call void @llvm.nvvm.barrier0()
63   // CHECK: [[KPR:%.+]] = call i1 @__kmpc_kernel_parallel(i8** [[OMP_WORK_FN]], i8*** %shared_args)
64   // CHECK: [[KPRB:%.+]] = zext i1 [[KPR]] to i8
65   // store i8 [[KPRB]], i8* [[OMP_EXEC_STATUS]], align 1
66   // CHECK: [[WORK:%.+]] = load i8*, i8** [[OMP_WORK_FN]],
67   // CHECK: [[SHOULD_EXIT:%.+]] = icmp eq i8* [[WORK]], null
68   // CHECK: br i1 [[SHOULD_EXIT]], label {{%?}}[[EXIT:.+]], label {{%?}}[[SEL_WORKERS:.+]]
69   //
70   // CHECK: [[SEL_WORKERS]]
71   // CHECK: [[ST:%.+]] = load i8, i8* [[OMP_EXEC_STATUS]]
72   // CHECK: [[IS_ACTIVE:%.+]] = icmp ne i8 [[ST]], 0
73   // CHECK: br i1 [[IS_ACTIVE]], label {{%?}}[[EXEC_PARALLEL:.+]], label {{%?}}[[BAR_PARALLEL:.+]]
74   //
75   // CHECK: [[EXEC_PARALLEL]]
76   // CHECK: br label {{%?}}[[TERM_PARALLEL:.+]]
77   //
78   // CHECK: [[TERM_PARALLEL]]
79   // CHECK: call void @__kmpc_kernel_end_parallel()
80   // CHECK: br label {{%?}}[[BAR_PARALLEL]]
81   //
82   // CHECK: [[BAR_PARALLEL]]
83   // CHECK: call void @llvm.nvvm.barrier0()
84   // CHECK: br label {{%?}}[[AWAIT_WORK]]
85   //
86   // CHECK: [[EXIT]]
87   // CHECK: ret void
88 
89   // CHECK: define {{.*}}void [[T1:@__omp_offloading_.+template.+l26]](i[[SZ:32|64]] [[A:%[^)]+]])
90   // CHECK: store i[[SZ]] [[A]], i[[SZ]]* [[A_ADDR:%.+]], align
91   // CHECK: [[CONV:%.+]] = bitcast i[[SZ]]* [[A_ADDR]] to i8*
92 
93   // CHECK-DAG: [[TID:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.tid.x()
94   // CHECK-DAG: [[NTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x()
95   // CHECK-DAG: [[WS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize()
96   // CHECK-DAG: [[TH_LIMIT:%.+]] = sub i32 [[NTH]], [[WS]]
97   // CHECK: [[IS_WORKER:%.+]] = icmp ult i32 [[TID]], [[TH_LIMIT]]
98   // CHECK: br i1 [[IS_WORKER]], label {{%?}}[[WORKER:.+]], label {{%?}}[[CHECK_MASTER:.+]]
99   //
100   // CHECK: [[WORKER]]
101   // CHECK: {{call|invoke}} void [[T1]]_worker()
102   // CHECK: br label {{%?}}[[EXIT:.+]]
103   //
104   // CHECK: [[CHECK_MASTER]]
105   // CHECK-DAG: [[CMTID:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.tid.x()
106   // CHECK-DAG: [[CMNTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x()
107   // CHECK-DAG: [[CMWS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize()
108   // CHECK: [[IS_MASTER:%.+]] = icmp eq i32 [[CMTID]],
109   // CHECK: br i1 [[IS_MASTER]], label {{%?}}[[MASTER:.+]], label {{%?}}[[EXIT]]
110   //
111   // CHECK: [[MASTER]]
112   // CHECK-DAG: [[MNTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x()
113   // CHECK-DAG: [[MWS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize()
114   // CHECK: [[MTMP1:%.+]] = sub i32 [[MNTH]], [[MWS]]
115   // CHECK: call void @__kmpc_kernel_init(i32 [[MTMP1]]
116   //
117   // CHECK-NOT: kmpc_fork_teams
118   // CHECK: [[A_VAL:%.+]] = load i8, i8* [[CONV]], align
119   // CHECK: [[ACP:%.+]] = bitcast i[[SZ]]* [[AC:%.+]] to i8*
120   // CHECK: store i8 [[A_VAL]], i8* [[ACP]], align
121   // CHECK: [[ACV:%.+]] = load i[[SZ]], i[[SZ]]* [[AC]], align
122   // CHECK: store i[[SZ]] [[ACV]], i[[SZ]]* [[A_ADDR_T:%.+]], align
123   // CHECK: [[CONV2:%.+]] = bitcast i[[SZ]]* [[A_ADDR_T]] to i8*
124   // CHECK: [[LD_CONV2:%.+]] = load i8, i8* [[CONV2]],
125   // CHECK: store i8 [[LD_CONV2]], i8* [[A_PRIV:%[^,]+]],
126   // CHECK: store i8 49, i8* [[A_PRIV]], align
127   // CHECK: br label {{%?}}[[TERMINATE:.+]]
128   //
129   // CHECK: [[TERMINATE]]
130   // CHECK: call void @__kmpc_kernel_deinit(
131   // CHECK: call void @llvm.nvvm.barrier0()
132   // CHECK: br label {{%?}}[[EXIT]]
133   //
134   // CHECK: [[EXIT]]
135   // CHECK: ret void
136 
137 
138 
139 
140 
141 
142   // CHECK-LABEL: define {{.*}}void {{@__omp_offloading_.+template.+l31}}_worker()
143   // CHECK-DAG: [[OMP_EXEC_STATUS:%.+]] = alloca i8,
144   // CHECK-DAG: [[OMP_WORK_FN:%.+]] = alloca i8*,
145   // CHECK: store i8* null, i8** [[OMP_WORK_FN]],
146   // CHECK: store i8 0, i8* [[OMP_EXEC_STATUS]],
147   // CHECK: br label {{%?}}[[AWAIT_WORK:.+]]
148   //
149   // CHECK: [[AWAIT_WORK]]
150   // CHECK: call void @llvm.nvvm.barrier0()
151   // CHECK: [[KPR:%.+]] = call i1 @__kmpc_kernel_parallel(i8** [[OMP_WORK_FN]], i8*** %shared_args)
152   // CHECK: [[KPRB:%.+]] = zext i1 [[KPR]] to i8
153   // store i8 [[KPRB]], i8* [[OMP_EXEC_STATUS]], align 1
154   // CHECK: [[WORK:%.+]] = load i8*, i8** [[OMP_WORK_FN]],
155   // CHECK: [[SHOULD_EXIT:%.+]] = icmp eq i8* [[WORK]], null
156   // CHECK: br i1 [[SHOULD_EXIT]], label {{%?}}[[EXIT:.+]], label {{%?}}[[SEL_WORKERS:.+]]
157   //
158   // CHECK: [[SEL_WORKERS]]
159   // CHECK: [[ST:%.+]] = load i8, i8* [[OMP_EXEC_STATUS]]
160   // CHECK: [[IS_ACTIVE:%.+]] = icmp ne i8 [[ST]], 0
161   // CHECK: br i1 [[IS_ACTIVE]], label {{%?}}[[EXEC_PARALLEL:.+]], label {{%?}}[[BAR_PARALLEL:.+]]
162   //
163   // CHECK: [[EXEC_PARALLEL]]
164   // CHECK: br label {{%?}}[[TERM_PARALLEL:.+]]
165   //
166   // CHECK: [[TERM_PARALLEL]]
167   // CHECK: call void @__kmpc_kernel_end_parallel()
168   // CHECK: br label {{%?}}[[BAR_PARALLEL]]
169   //
170   // CHECK: [[BAR_PARALLEL]]
171   // CHECK: call void @llvm.nvvm.barrier0()
172   // CHECK: br label {{%?}}[[AWAIT_WORK]]
173   //
174   // CHECK: [[EXIT]]
175   // CHECK: ret void
176 
177   // CHECK: define {{.*}}void [[T2:@__omp_offloading_.+template.+l31]](i[[SZ:32|64]] [[AA:%[^)]+]])
178   // CHECK: store i[[SZ]] [[AA]], i[[SZ]]* [[AA_ADDR:%.+]], align
179   // CHECK: [[CONV:%.+]] = bitcast i[[SZ]]* [[AA_ADDR]] to i16*
180 
181   // CHECK-DAG: [[TID:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.tid.x()
182   // CHECK-DAG: [[NTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x()
183   // CHECK-DAG: [[WS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize()
184   // CHECK-DAG: [[TH_LIMIT:%.+]] = sub i32 [[NTH]], [[WS]]
185   // CHECK: [[IS_WORKER:%.+]] = icmp ult i32 [[TID]], [[TH_LIMIT]]
186   // CHECK: br i1 [[IS_WORKER]], label {{%?}}[[WORKER:.+]], label {{%?}}[[CHECK_MASTER:.+]]
187   //
188   // CHECK: [[WORKER]]
189   // CHECK: {{call|invoke}} void [[T2]]_worker()
190   // CHECK: br label {{%?}}[[EXIT:.+]]
191   //
192   // CHECK: [[CHECK_MASTER]]
193   // CHECK-DAG: [[CMTID:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.tid.x()
194   // CHECK-DAG: [[CMNTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x()
195   // CHECK-DAG: [[CMWS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize()
196   // CHECK: [[IS_MASTER:%.+]] = icmp eq i32 [[CMTID]],
197   // CHECK: br i1 [[IS_MASTER]], label {{%?}}[[MASTER:.+]], label {{%?}}[[EXIT]]
198   //
199   // CHECK: [[MASTER]]
200   // CHECK-DAG: [[MNTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x()
201   // CHECK-DAG: [[MWS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize()
202   // CHECK: [[MTMP1:%.+]] = sub i32 [[MNTH]], [[MWS]]
203   // CHECK: call void @__kmpc_kernel_init(i32 [[MTMP1]]
204   //
205   // CHECK-NOT: kmpc_fork_teams
206   // CHECK: [[AA_VAL:%.+]] = load i16, i16* [[CONV]], align
207   // CHECK: [[ACP:%.+]] = bitcast i[[SZ]]* [[AC:%.+]] to i16*
208   // CHECK: store i16 [[AA_VAL]], i16* [[ACP]], align
209   // CHECK: [[ACV:%.+]] = load i[[SZ]], i[[SZ]]* [[AC]], align
210   // CHECK: store i[[SZ]] [[ACV]], i[[SZ]]* [[AA_ADDR_T:%.+]], align
211   // CHECK: [[CONV2:%.+]] = bitcast i[[SZ]]* [[AA_ADDR_T]] to i16*
212   // CHECK: [[LD_CONV2:%.+]] = load i16, i16* [[CONV2]],
213   // CHECK: store i16 [[LD_CONV2]], i16* [[A_PRIV:%[^,]+]],
214   // CHECK: store i16 1, i16* [[A_PRIV]], align
215   // CHECK: br label {{%?}}[[TERMINATE:.+]]
216   //
217   // CHECK: [[TERMINATE]]
218   // CHECK: call void @__kmpc_kernel_deinit(
219   // CHECK: call void @llvm.nvvm.barrier0()
220   // CHECK: br label {{%?}}[[EXIT]]
221   //
222   // CHECK: [[EXIT]]
223   // CHECK: ret void
224 
225 
226 #endif
227