1 // Test target codegen - host bc file has to be created first. 2 // RUN: %clang_cc1 -verify -fopenmp -x c++ -triple powerpc64le-unknown-unknown -fopenmp-targets=nvptx64-nvidia-cuda -emit-llvm-bc %s -o %t-ppc-host.bc 3 // RUN: %clang_cc1 -verify -fopenmp -x c++ -triple nvptx64-unknown-unknown -fopenmp-targets=nvptx64-nvidia-cuda -emit-llvm %s -fopenmp-is-device -fopenmp-host-ir-file-path %t-ppc-host.bc -o - | FileCheck %s --check-prefix CHECK --check-prefix CHECK-64 4 // RUN: %clang_cc1 -verify -fopenmp -x c++ -triple i386-unknown-unknown -fopenmp-targets=nvptx-nvidia-cuda -emit-llvm-bc %s -o %t-x86-host.bc 5 // RUN: %clang_cc1 -verify -fopenmp -x c++ -triple nvptx-unknown-unknown -fopenmp-targets=nvptx-nvidia-cuda -emit-llvm %s -fopenmp-is-device -fopenmp-host-ir-file-path %t-x86-host.bc -o - | FileCheck %s --check-prefix CHECK --check-prefix CHECK-32 6 // RUN: %clang_cc1 -verify -fopenmp -fexceptions -fcxx-exceptions -x c++ -triple nvptx-unknown-unknown -fopenmp-targets=nvptx-nvidia-cuda -emit-llvm %s -fopenmp-is-device -fopenmp-host-ir-file-path %t-x86-host.bc -o - | FileCheck %s --check-prefix CHECK --check-prefix CHECK-32 7 // expected-no-diagnostics 8 #ifndef HEADER 9 #define HEADER 10 11 template<typename tx> 12 tx ftemplate(int n) { 13 tx a = 0; 14 short aa = 0; 15 tx b[10]; 16 17 #pragma omp target if(0) 18 { 19 #pragma omp parallel 20 { 21 int a = 41; 22 } 23 a += 1; 24 } 25 26 #pragma omp target 27 { 28 #pragma omp parallel 29 { 30 int a = 42; 31 } 32 #pragma omp parallel if(0) 33 { 34 int a = 43; 35 } 36 #pragma omp parallel if(1) 37 { 38 int a = 44; 39 } 40 a += 1; 41 } 42 43 #pragma omp target if(n>40) 44 { 45 #pragma omp parallel if(n>1000) 46 { 47 int a = 45; 48 } 49 a += 1; 50 aa += 1; 51 b[2] += 1; 52 } 53 54 return a; 55 } 56 57 int bar(int n){ 58 int a = 0; 59 60 a += ftemplate<int>(n); 61 62 return a; 63 } 64 65 // CHECK-NOT: define {{.*}}void {{@__omp_offloading_.+template.+l17}}_worker() 66 67 // CHECK-LABEL: define {{.*}}void {{@__omp_offloading_.+template.+l26}}_worker() 68 // CHECK-DAG: [[OMP_EXEC_STATUS:%.+]] = alloca i8, 69 // CHECK-DAG: [[OMP_WORK_FN:%.+]] = alloca i8*, 70 // CHECK: store i8* null, i8** [[OMP_WORK_FN]], 71 // CHECK: store i8 0, i8* [[OMP_EXEC_STATUS]], 72 // CHECK: br label {{%?}}[[AWAIT_WORK:.+]] 73 // 74 // CHECK: [[AWAIT_WORK]] 75 // CHECK: call void @llvm.nvvm.barrier0() 76 // CHECK: [[KPR:%.+]] = call i1 @__kmpc_kernel_parallel(i8** [[OMP_WORK_FN]] 77 // CHECK: [[KPRB:%.+]] = zext i1 [[KPR]] to i8 78 // store i8 [[KPRB]], i8* [[OMP_EXEC_STATUS]], align 1 79 // CHECK: [[WORK:%.+]] = load i8*, i8** [[OMP_WORK_FN]], 80 // CHECK: [[SHOULD_EXIT:%.+]] = icmp eq i8* [[WORK]], null 81 // CHECK: br i1 [[SHOULD_EXIT]], label {{%?}}[[EXIT:.+]], label {{%?}}[[SEL_WORKERS:.+]] 82 // 83 // CHECK: [[SEL_WORKERS]] 84 // CHECK: [[ST:%.+]] = load i8, i8* [[OMP_EXEC_STATUS]] 85 // CHECK: [[IS_ACTIVE:%.+]] = icmp ne i8 [[ST]], 0 86 // CHECK: br i1 [[IS_ACTIVE]], label {{%?}}[[EXEC_PARALLEL:.+]], label {{%?}}[[BAR_PARALLEL:.+]] 87 // 88 // CHECK: [[EXEC_PARALLEL]] 89 // CHECK: [[WF1:%.+]] = load i8*, i8** [[OMP_WORK_FN]], 90 // CHECK: [[WM1:%.+]] = icmp eq i8* [[WF1]], bitcast (void (i16, i32)* [[PARALLEL_FN1:@.+]]_wrapper to i8*) 91 // CHECK: br i1 [[WM1]], label {{%?}}[[EXEC_PFN1:.+]], label {{%?}}[[CHECK_NEXT1:.+]] 92 // 93 // CHECK: [[EXEC_PFN1]] 94 // CHECK: call void [[PARALLEL_FN1]]_wrapper( 95 // CHECK: br label {{%?}}[[TERM_PARALLEL:.+]] 96 // 97 // CHECK: [[CHECK_NEXT1]] 98 // CHECK: [[WF2:%.+]] = load i8*, i8** [[OMP_WORK_FN]], 99 // CHECK: [[WM2:%.+]] = icmp eq i8* [[WF2]], bitcast (void (i16, i32)* [[PARALLEL_FN2:@.+]]_wrapper to i8*) 100 // CHECK: br i1 [[WM2]], label {{%?}}[[EXEC_PFN2:.+]], label {{%?}}[[CHECK_NEXT2:.+]] 101 // 102 // CHECK: [[EXEC_PFN2]] 103 // CHECK: call void [[PARALLEL_FN2]]_wrapper( 104 // CHECK: br label {{%?}}[[TERM_PARALLEL:.+]] 105 // 106 // CHECK: [[CHECK_NEXT2]] 107 // CHECK: br label {{%?}}[[TERM_PARALLEL:.+]] 108 // 109 // CHECK: [[TERM_PARALLEL]] 110 // CHECK: call void @__kmpc_kernel_end_parallel() 111 // CHECK: br label {{%?}}[[BAR_PARALLEL]] 112 // 113 // CHECK: [[BAR_PARALLEL]] 114 // CHECK: call void @llvm.nvvm.barrier0() 115 // CHECK: br label {{%?}}[[AWAIT_WORK]] 116 // 117 // CHECK: [[EXIT]] 118 // CHECK: ret void 119 120 // CHECK: define {{.*}}void [[T6:@__omp_offloading_.+template.+l26]](i[[SZ:32|64]] 121 // Create local storage for each capture. 122 // CHECK: [[LOCAL_A:%.+]] = alloca i[[SZ]], 123 // CHECK-DAG: store i[[SZ]] [[ARG_A:%.+]], i[[SZ]]* [[LOCAL_A]] 124 // Store captures in the context. 125 // CHECK-64-DAG:[[REF_A:%.+]] = bitcast i[[SZ]]* [[LOCAL_A]] to i32* 126 // 127 // CHECK-DAG: [[TID:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.tid.x() 128 // CHECK-DAG: [[NTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x() 129 // CHECK-DAG: [[WS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize() 130 // CHECK-DAG: [[TH_LIMIT:%.+]] = sub nuw i32 [[NTH]], [[WS]] 131 // CHECK: [[IS_WORKER:%.+]] = icmp ult i32 [[TID]], [[TH_LIMIT]] 132 // CHECK: br i1 [[IS_WORKER]], label {{%?}}[[WORKER:.+]], label {{%?}}[[CHECK_MASTER:.+]] 133 // 134 // CHECK: [[WORKER]] 135 // CHECK: {{call|invoke}} void [[T6]]_worker() 136 // CHECK: br label {{%?}}[[EXIT:.+]] 137 // 138 // CHECK: [[CHECK_MASTER]] 139 // CHECK-DAG: [[CMTID:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.tid.x() 140 // CHECK-DAG: [[CMNTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x() 141 // CHECK-DAG: [[CMWS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize() 142 // CHECK: [[IS_MASTER:%.+]] = icmp eq i32 [[CMTID]], 143 // CHECK: br i1 [[IS_MASTER]], label {{%?}}[[MASTER:.+]], label {{%?}}[[EXIT]] 144 // 145 // CHECK: [[MASTER]] 146 // CHECK-DAG: [[MNTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x() 147 // CHECK-DAG: [[MWS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize() 148 // CHECK: [[MTMP1:%.+]] = sub nuw i32 [[MNTH]], [[MWS]] 149 // CHECK: call void @__kmpc_kernel_init(i32 [[MTMP1]] 150 // CHECK: call void @__kmpc_kernel_prepare_parallel(i8* bitcast (void (i16, i32)* [[PARALLEL_FN1]]_wrapper to i8*), 151 // CHECK: call void @llvm.nvvm.barrier0() 152 // CHECK: call void @llvm.nvvm.barrier0() 153 // CHECK: call void @__kmpc_serialized_parallel( 154 // CHECK: {{call|invoke}} void [[PARALLEL_FN3:@.+]]( 155 // CHECK: call void @__kmpc_end_serialized_parallel( 156 // CHECK: call void @__kmpc_kernel_prepare_parallel(i8* bitcast (void (i16, i32)* [[PARALLEL_FN2]]_wrapper to i8*), 157 // CHECK: call void @llvm.nvvm.barrier0() 158 // CHECK: call void @llvm.nvvm.barrier0() 159 // CHECK-64-DAG: load i32, i32* [[REF_A]] 160 // CHECK-32-DAG: load i32, i32* [[LOCAL_A]] 161 // CHECK: br label {{%?}}[[TERMINATE:.+]] 162 // 163 // CHECK: [[TERMINATE]] 164 // CHECK: call void @__kmpc_kernel_deinit( 165 // CHECK: call void @llvm.nvvm.barrier0() 166 // CHECK: br label {{%?}}[[EXIT]] 167 // 168 // CHECK: [[EXIT]] 169 // CHECK: ret void 170 171 // CHECK-DAG: define internal void [[PARALLEL_FN1]]( 172 // CHECK: [[A:%.+]] = alloca i[[SZ:32|64]], 173 // CHECK: store i[[SZ]] 42, i[[SZ]]* %a, 174 // CHECK: ret void 175 176 // CHECK-DAG: define internal void [[PARALLEL_FN3]]( 177 // CHECK: [[A:%.+]] = alloca i[[SZ:32|64]], 178 // CHECK: store i[[SZ]] 43, i[[SZ]]* %a, 179 // CHECK: ret void 180 181 // CHECK-DAG: define internal void [[PARALLEL_FN2]]( 182 // CHECK: [[A:%.+]] = alloca i[[SZ:32|64]], 183 // CHECK: store i[[SZ]] 44, i[[SZ]]* %a, 184 // CHECK: ret void 185 186 // CHECK-LABEL: define {{.*}}void {{@__omp_offloading_.+template.+l43}}_worker() 187 // CHECK-DAG: [[OMP_EXEC_STATUS:%.+]] = alloca i8, 188 // CHECK-DAG: [[OMP_WORK_FN:%.+]] = alloca i8*, 189 // CHECK: store i8* null, i8** [[OMP_WORK_FN]], 190 // CHECK: store i8 0, i8* [[OMP_EXEC_STATUS]], 191 // CHECK: br label {{%?}}[[AWAIT_WORK:.+]] 192 // 193 // CHECK: [[AWAIT_WORK]] 194 // CHECK: call void @llvm.nvvm.barrier0() 195 // CHECK: [[KPR:%.+]] = call i1 @__kmpc_kernel_parallel(i8** [[OMP_WORK_FN]], 196 // CHECK: [[KPRB:%.+]] = zext i1 [[KPR]] to i8 197 // store i8 [[KPRB]], i8* [[OMP_EXEC_STATUS]], align 1 198 // CHECK: [[WORK:%.+]] = load i8*, i8** [[OMP_WORK_FN]], 199 // CHECK: [[SHOULD_EXIT:%.+]] = icmp eq i8* [[WORK]], null 200 // CHECK: br i1 [[SHOULD_EXIT]], label {{%?}}[[EXIT:.+]], label {{%?}}[[SEL_WORKERS:.+]] 201 // 202 // CHECK: [[SEL_WORKERS]] 203 // CHECK: [[ST:%.+]] = load i8, i8* [[OMP_EXEC_STATUS]] 204 // CHECK: [[IS_ACTIVE:%.+]] = icmp ne i8 [[ST]], 0 205 // CHECK: br i1 [[IS_ACTIVE]], label {{%?}}[[EXEC_PARALLEL:.+]], label {{%?}}[[BAR_PARALLEL:.+]] 206 // 207 // CHECK: [[EXEC_PARALLEL]] 208 // CHECK: [[WF:%.+]] = load i8*, i8** [[OMP_WORK_FN]], 209 // CHECK: [[WM:%.+]] = icmp eq i8* [[WF]], bitcast (void (i16, i32)* [[PARALLEL_FN4:@.+]]_wrapper to i8*) 210 // CHECK: br i1 [[WM]], label {{%?}}[[EXEC_PFN:.+]], label {{%?}}[[CHECK_NEXT:.+]] 211 // 212 // CHECK: [[EXEC_PFN]] 213 // CHECK: call void [[PARALLEL_FN4]]_wrapper( 214 // CHECK: br label {{%?}}[[TERM_PARALLEL:.+]] 215 // 216 // CHECK: [[CHECK_NEXT]] 217 // CHECK: br label {{%?}}[[TERM_PARALLEL:.+]] 218 // 219 // CHECK: [[TERM_PARALLEL]] 220 // CHECK: call void @__kmpc_kernel_end_parallel() 221 // CHECK: br label {{%?}}[[BAR_PARALLEL]] 222 // 223 // CHECK: [[BAR_PARALLEL]] 224 // CHECK: call void @llvm.nvvm.barrier0() 225 // CHECK: br label {{%?}}[[AWAIT_WORK]] 226 // 227 // CHECK: [[EXIT]] 228 // CHECK: ret void 229 230 // CHECK: define {{.*}}void [[T6:@__omp_offloading_.+template.+l43]](i[[SZ:32|64]] 231 // Create local storage for each capture. 232 // CHECK: [[LOCAL_N:%.+]] = alloca i[[SZ]], 233 // CHECK: [[LOCAL_A:%.+]] = alloca i[[SZ]], 234 // CHECK: [[LOCAL_AA:%.+]] = alloca i[[SZ]], 235 // CHECK: [[LOCAL_B:%.+]] = alloca [10 x i32]* 236 // CHECK-DAG: store i[[SZ]] [[ARG_N:%.+]], i[[SZ]]* [[LOCAL_N]] 237 // CHECK-DAG: store i[[SZ]] [[ARG_A:%.+]], i[[SZ]]* [[LOCAL_A]] 238 // CHECK-DAG: store i[[SZ]] [[ARG_AA:%.+]], i[[SZ]]* [[LOCAL_AA]] 239 // CHECK-DAG: store [10 x i32]* [[ARG_B:%.+]], [10 x i32]** [[LOCAL_B]] 240 // Store captures in the context. 241 // CHECK-64-DAG:[[REF_N:%.+]] = bitcast i[[SZ]]* [[LOCAL_N]] to i32* 242 // CHECK-64-DAG:[[REF_A:%.+]] = bitcast i[[SZ]]* [[LOCAL_A]] to i32* 243 // CHECK-DAG: [[REF_AA:%.+]] = bitcast i[[SZ]]* [[LOCAL_AA]] to i16* 244 // CHECK-DAG: [[REF_B:%.+]] = load [10 x i32]*, [10 x i32]** [[LOCAL_B]], 245 // 246 // CHECK-DAG: [[TID:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.tid.x() 247 // CHECK-DAG: [[NTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x() 248 // CHECK-DAG: [[WS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize() 249 // CHECK-DAG: [[TH_LIMIT:%.+]] = sub nuw i32 [[NTH]], [[WS]] 250 // CHECK: [[IS_WORKER:%.+]] = icmp ult i32 [[TID]], [[TH_LIMIT]] 251 // CHECK: br i1 [[IS_WORKER]], label {{%?}}[[WORKER:.+]], label {{%?}}[[CHECK_MASTER:.+]] 252 // 253 // CHECK: [[WORKER]] 254 // CHECK: {{call|invoke}} void [[T6]]_worker() 255 // CHECK: br label {{%?}}[[EXIT:.+]] 256 // 257 // CHECK: [[CHECK_MASTER]] 258 // CHECK-DAG: [[CMTID:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.tid.x() 259 // CHECK-DAG: [[CMNTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x() 260 // CHECK-DAG: [[CMWS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize() 261 // CHECK: [[IS_MASTER:%.+]] = icmp eq i32 [[CMTID]], 262 // CHECK: br i1 [[IS_MASTER]], label {{%?}}[[MASTER:.+]], label {{%?}}[[EXIT]] 263 // 264 // CHECK: [[MASTER]] 265 // CHECK-DAG: [[MNTH:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.ntid.x() 266 // CHECK-DAG: [[MWS:%.+]] = call i32 @llvm.nvvm.read.ptx.sreg.warpsize() 267 // CHECK: [[MTMP1:%.+]] = sub nuw i32 [[MNTH]], [[MWS]] 268 // CHECK: call void @__kmpc_kernel_init(i32 [[MTMP1]] 269 // CHECK-64: [[N:%.+]] = load i32, i32* [[REF_N]], 270 // CHECK-32: [[N:%.+]] = load i32, i32* [[LOCAL_N]], 271 // CHECK: [[CMP:%.+]] = icmp sgt i32 [[N]], 1000 272 // CHECK: br i1 [[CMP]], label {{%?}}[[IF_THEN:.+]], label {{%?}}[[IF_ELSE:.+]] 273 // 274 // CHECK: [[IF_THEN]] 275 // CHECK: call void @__kmpc_kernel_prepare_parallel(i8* bitcast (void (i16, i32)* [[PARALLEL_FN4]]_wrapper to i8*), 276 // CHECK: call void @llvm.nvvm.barrier0() 277 // CHECK: call void @llvm.nvvm.barrier0() 278 // CHECK: br label {{%?}}[[IF_END:.+]] 279 // 280 // CHECK: [[IF_ELSE]] 281 // CHECK: call void @__kmpc_serialized_parallel( 282 // CHECK: {{call|invoke}} void [[PARALLEL_FN4]]( 283 // CHECK: call void @__kmpc_end_serialized_parallel( 284 // br label [[IF_END]] 285 // 286 // CHECK: [[IF_END]] 287 // CHECK-64-DAG: load i32, i32* [[REF_A]] 288 // CHECK-32-DAG: load i32, i32* [[LOCAL_A]] 289 // CHECK-DAG: load i16, i16* [[REF_AA]] 290 // CHECK-DAG: getelementptr inbounds [10 x i32], [10 x i32]* [[REF_B]], i[[SZ]] 0, i[[SZ]] 2 291 // 292 // CHECK: br label {{%?}}[[TERMINATE:.+]] 293 // 294 // CHECK: [[TERMINATE]] 295 // CHECK: call void @__kmpc_kernel_deinit( 296 // CHECK: call void @llvm.nvvm.barrier0() 297 // CHECK: br label {{%?}}[[EXIT]] 298 // 299 // CHECK: [[EXIT]] 300 // CHECK: ret void 301 302 // CHECK: define internal void [[PARALLEL_FN4]]( 303 // CHECK: [[A:%.+]] = alloca i[[SZ:32|64]], 304 // CHECK: store i[[SZ]] 45, i[[SZ]]* %a, 305 // CHECK: ret void 306 #endif 307