xref: /dpdk/drivers/common/cnxk/roc_nix_queue.c (revision bf7cf1f9) 
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright(C) 2021 Marvell.
3  */
4 
5 #include "roc_api.h"
6 #include "roc_priv.h"
7 
8 static inline uint32_t
9 nix_qsize_to_val(enum nix_q_size qsize)
10 {
11 	return (16UL << (qsize * 2));
12 }
13 
14 static inline enum nix_q_size
15 nix_qsize_clampup(uint32_t val)
16 {
17 	int i = nix_q_size_16;
18 
19 	for (; i < nix_q_size_max; i++)
20 		if (val <= nix_qsize_to_val(i))
21 			break;
22 
23 	if (i >= nix_q_size_max)
24 		i = nix_q_size_max - 1;
25 
26 	return i;
27 }
28 
29 int
30 roc_nix_rq_ena_dis(struct roc_nix_rq *rq, bool enable)
31 {
32 	struct nix *nix = roc_nix_to_nix_priv(rq->roc_nix);
33 	struct mbox *mbox = (&nix->dev)->mbox;
34 	int rc;
35 
36 	/* Pkts will be dropped silently if RQ is disabled */
37 	if (roc_model_is_cn9k()) {
38 		struct nix_aq_enq_req *aq;
39 
40 		aq = mbox_alloc_msg_nix_aq_enq(mbox);
41 		aq->qidx = rq->qid;
42 		aq->ctype = NIX_AQ_CTYPE_RQ;
43 		aq->op = NIX_AQ_INSTOP_WRITE;
44 
45 		aq->rq.ena = enable;
46 		aq->rq_mask.ena = ~(aq->rq_mask.ena);
47 	} else {
48 		struct nix_cn10k_aq_enq_req *aq;
49 
50 		aq = mbox_alloc_msg_nix_cn10k_aq_enq(mbox);
51 		aq->qidx = rq->qid;
52 		aq->ctype = NIX_AQ_CTYPE_RQ;
53 		aq->op = NIX_AQ_INSTOP_WRITE;
54 
55 		aq->rq.ena = enable;
56 		aq->rq_mask.ena = ~(aq->rq_mask.ena);
57 	}
58 
59 	rc = mbox_process(mbox);
60 
61 	if (roc_model_is_cn10k())
62 		plt_write64(rq->qid, nix->base + NIX_LF_OP_VWQE_FLUSH);
63 	return rc;
64 }
65 
66 static int
67 rq_cn9k_cfg(struct nix *nix, struct roc_nix_rq *rq, bool cfg, bool ena)
68 {
69 	struct mbox *mbox = (&nix->dev)->mbox;
70 	struct nix_aq_enq_req *aq;
71 
72 	aq = mbox_alloc_msg_nix_aq_enq(mbox);
73 	aq->qidx = rq->qid;
74 	aq->ctype = NIX_AQ_CTYPE_RQ;
75 	aq->op = cfg ? NIX_AQ_INSTOP_WRITE : NIX_AQ_INSTOP_INIT;
76 
77 	if (rq->sso_ena) {
78 		/* SSO mode */
79 		aq->rq.sso_ena = 1;
80 		aq->rq.sso_tt = rq->tt;
81 		aq->rq.sso_grp = rq->hwgrp;
82 		aq->rq.ena_wqwd = 1;
83 		aq->rq.wqe_skip = rq->wqe_skip;
84 		aq->rq.wqe_caching = 1;
85 
86 		aq->rq.good_utag = rq->tag_mask >> 24;
87 		aq->rq.bad_utag = rq->tag_mask >> 24;
88 		aq->rq.ltag = rq->tag_mask & BITMASK_ULL(24, 0);
89 	} else {
90 		/* CQ mode */
91 		aq->rq.sso_ena = 0;
92 		aq->rq.good_utag = rq->tag_mask >> 24;
93 		aq->rq.bad_utag = rq->tag_mask >> 24;
94 		aq->rq.ltag = rq->tag_mask & BITMASK_ULL(24, 0);
95 		aq->rq.cq = rq->qid;
96 	}
97 
98 	if (rq->ipsech_ena)
99 		aq->rq.ipsech_ena = 1;
100 
101 	aq->rq.spb_ena = 0;
102 	aq->rq.lpb_aura = roc_npa_aura_handle_to_aura(rq->aura_handle);
103 
104 	/* Sizes must be aligned to 8 bytes */
105 	if (rq->first_skip & 0x7 || rq->later_skip & 0x7 || rq->lpb_size & 0x7)
106 		return -EINVAL;
107 
108 	/* Expressed in number of dwords */
109 	aq->rq.first_skip = rq->first_skip / 8;
110 	aq->rq.later_skip = rq->later_skip / 8;
111 	aq->rq.flow_tagw = rq->flow_tag_width; /* 32-bits */
112 	aq->rq.lpb_sizem1 = rq->lpb_size / 8;
113 	aq->rq.lpb_sizem1 -= 1; /* Expressed in size minus one */
114 	aq->rq.ena = ena;
115 	aq->rq.pb_caching = 0x2; /* First cache aligned block to LLC */
116 	aq->rq.xqe_imm_size = 0; /* No pkt data copy to CQE */
117 	aq->rq.rq_int_ena = 0;
118 	/* Many to one reduction */
119 	aq->rq.qint_idx = rq->qid % nix->qints;
120 	aq->rq.xqe_drop_ena = 1;
121 
122 	/* If RED enabled, then fill enable for all cases */
123 	if (rq->red_pass && (rq->red_pass >= rq->red_drop)) {
124 		aq->rq.spb_aura_pass = rq->spb_red_pass;
125 		aq->rq.lpb_aura_pass = rq->red_pass;
126 
127 		aq->rq.spb_aura_drop = rq->spb_red_drop;
128 		aq->rq.lpb_aura_drop = rq->red_drop;
129 	}
130 
131 	if (cfg) {
132 		if (rq->sso_ena) {
133 			/* SSO mode */
134 			aq->rq_mask.sso_ena = ~aq->rq_mask.sso_ena;
135 			aq->rq_mask.sso_tt = ~aq->rq_mask.sso_tt;
136 			aq->rq_mask.sso_grp = ~aq->rq_mask.sso_grp;
137 			aq->rq_mask.ena_wqwd = ~aq->rq_mask.ena_wqwd;
138 			aq->rq_mask.wqe_skip = ~aq->rq_mask.wqe_skip;
139 			aq->rq_mask.wqe_caching = ~aq->rq_mask.wqe_caching;
140 			aq->rq_mask.good_utag = ~aq->rq_mask.good_utag;
141 			aq->rq_mask.bad_utag = ~aq->rq_mask.bad_utag;
142 			aq->rq_mask.ltag = ~aq->rq_mask.ltag;
143 		} else {
144 			/* CQ mode */
145 			aq->rq_mask.sso_ena = ~aq->rq_mask.sso_ena;
146 			aq->rq_mask.good_utag = ~aq->rq_mask.good_utag;
147 			aq->rq_mask.bad_utag = ~aq->rq_mask.bad_utag;
148 			aq->rq_mask.ltag = ~aq->rq_mask.ltag;
149 			aq->rq_mask.cq = ~aq->rq_mask.cq;
150 		}
151 
152 		if (rq->ipsech_ena)
153 			aq->rq_mask.ipsech_ena = ~aq->rq_mask.ipsech_ena;
154 
155 		aq->rq_mask.spb_ena = ~aq->rq_mask.spb_ena;
156 		aq->rq_mask.lpb_aura = ~aq->rq_mask.lpb_aura;
157 		aq->rq_mask.first_skip = ~aq->rq_mask.first_skip;
158 		aq->rq_mask.later_skip = ~aq->rq_mask.later_skip;
159 		aq->rq_mask.flow_tagw = ~aq->rq_mask.flow_tagw;
160 		aq->rq_mask.lpb_sizem1 = ~aq->rq_mask.lpb_sizem1;
161 		aq->rq_mask.ena = ~aq->rq_mask.ena;
162 		aq->rq_mask.pb_caching = ~aq->rq_mask.pb_caching;
163 		aq->rq_mask.xqe_imm_size = ~aq->rq_mask.xqe_imm_size;
164 		aq->rq_mask.rq_int_ena = ~aq->rq_mask.rq_int_ena;
165 		aq->rq_mask.qint_idx = ~aq->rq_mask.qint_idx;
166 		aq->rq_mask.xqe_drop_ena = ~aq->rq_mask.xqe_drop_ena;
167 
168 		if (rq->red_pass && (rq->red_pass >= rq->red_drop)) {
169 			aq->rq_mask.spb_aura_pass = ~aq->rq_mask.spb_aura_pass;
170 			aq->rq_mask.lpb_aura_pass = ~aq->rq_mask.lpb_aura_pass;
171 
172 			aq->rq_mask.spb_aura_drop = ~aq->rq_mask.spb_aura_drop;
173 			aq->rq_mask.lpb_aura_drop = ~aq->rq_mask.lpb_aura_drop;
174 		}
175 	}
176 
177 	return 0;
178 }
179 
180 static int
181 rq_cfg(struct nix *nix, struct roc_nix_rq *rq, bool cfg, bool ena)
182 {
183 	struct mbox *mbox = (&nix->dev)->mbox;
184 	struct nix_cn10k_aq_enq_req *aq;
185 
186 	aq = mbox_alloc_msg_nix_cn10k_aq_enq(mbox);
187 	aq->qidx = rq->qid;
188 	aq->ctype = NIX_AQ_CTYPE_RQ;
189 	aq->op = cfg ? NIX_AQ_INSTOP_WRITE : NIX_AQ_INSTOP_INIT;
190 
191 	if (rq->sso_ena) {
192 		/* SSO mode */
193 		aq->rq.sso_ena = 1;
194 		aq->rq.sso_tt = rq->tt;
195 		aq->rq.sso_grp = rq->hwgrp;
196 		aq->rq.ena_wqwd = 1;
197 		aq->rq.wqe_skip = rq->wqe_skip;
198 		aq->rq.wqe_caching = 1;
199 
200 		aq->rq.good_utag = rq->tag_mask >> 24;
201 		aq->rq.bad_utag = rq->tag_mask >> 24;
202 		aq->rq.ltag = rq->tag_mask & BITMASK_ULL(24, 0);
203 
204 		if (rq->vwqe_ena) {
205 			aq->rq.vwqe_ena = true;
206 			aq->rq.vwqe_skip = rq->vwqe_first_skip;
207 			/* Maximal Vector size is (2^(MAX_VSIZE_EXP+2)) */
208 			aq->rq.max_vsize_exp = rq->vwqe_max_sz_exp - 2;
209 			aq->rq.vtime_wait = rq->vwqe_wait_tmo;
210 			aq->rq.wqe_aura = rq->vwqe_aura_handle;
211 		}
212 	} else {
213 		/* CQ mode */
214 		aq->rq.sso_ena = 0;
215 		aq->rq.good_utag = rq->tag_mask >> 24;
216 		aq->rq.bad_utag = rq->tag_mask >> 24;
217 		aq->rq.ltag = rq->tag_mask & BITMASK_ULL(24, 0);
218 		aq->rq.cq = rq->qid;
219 	}
220 
221 	if (rq->ipsech_ena)
222 		aq->rq.ipsech_ena = 1;
223 
224 	aq->rq.lpb_aura = roc_npa_aura_handle_to_aura(rq->aura_handle);
225 
226 	/* Sizes must be aligned to 8 bytes */
227 	if (rq->first_skip & 0x7 || rq->later_skip & 0x7 || rq->lpb_size & 0x7)
228 		return -EINVAL;
229 
230 	/* Expressed in number of dwords */
231 	aq->rq.first_skip = rq->first_skip / 8;
232 	aq->rq.later_skip = rq->later_skip / 8;
233 	aq->rq.flow_tagw = rq->flow_tag_width; /* 32-bits */
234 	aq->rq.lpb_sizem1 = rq->lpb_size / 8;
235 	aq->rq.lpb_sizem1 -= 1; /* Expressed in size minus one */
236 	aq->rq.ena = ena;
237 
238 	if (rq->spb_ena) {
239 		uint32_t spb_sizem1;
240 
241 		aq->rq.spb_ena = 1;
242 		aq->rq.spb_aura =
243 			roc_npa_aura_handle_to_aura(rq->spb_aura_handle);
244 
245 		if (rq->spb_size & 0x7 ||
246 		    rq->spb_size > NIX_RQ_CN10K_SPB_MAX_SIZE)
247 			return -EINVAL;
248 
249 		spb_sizem1 = rq->spb_size / 8; /* Expressed in no. of dwords */
250 		spb_sizem1 -= 1;	       /* Expressed in size minus one */
251 		aq->rq.spb_sizem1 = spb_sizem1 & 0x3F;
252 		aq->rq.spb_high_sizem1 = (spb_sizem1 >> 6) & 0x7;
253 	} else {
254 		aq->rq.spb_ena = 0;
255 	}
256 
257 	aq->rq.pb_caching = 0x2; /* First cache aligned block to LLC */
258 	aq->rq.xqe_imm_size = 0; /* No pkt data copy to CQE */
259 	aq->rq.rq_int_ena = 0;
260 	/* Many to one reduction */
261 	aq->rq.qint_idx = rq->qid % nix->qints;
262 	aq->rq.xqe_drop_ena = 1;
263 
264 	/* If RED enabled, then fill enable for all cases */
265 	if (rq->red_pass && (rq->red_pass >= rq->red_drop)) {
266 		aq->rq.spb_pool_pass = rq->red_pass;
267 		aq->rq.spb_aura_pass = rq->red_pass;
268 		aq->rq.lpb_pool_pass = rq->red_pass;
269 		aq->rq.lpb_aura_pass = rq->red_pass;
270 		aq->rq.wqe_pool_pass = rq->red_pass;
271 		aq->rq.xqe_pass = rq->red_pass;
272 
273 		aq->rq.spb_pool_drop = rq->red_drop;
274 		aq->rq.spb_aura_drop = rq->red_drop;
275 		aq->rq.lpb_pool_drop = rq->red_drop;
276 		aq->rq.lpb_aura_drop = rq->red_drop;
277 		aq->rq.wqe_pool_drop = rq->red_drop;
278 		aq->rq.xqe_drop = rq->red_drop;
279 	}
280 
281 	if (cfg) {
282 		if (rq->sso_ena) {
283 			/* SSO mode */
284 			aq->rq_mask.sso_ena = ~aq->rq_mask.sso_ena;
285 			aq->rq_mask.sso_tt = ~aq->rq_mask.sso_tt;
286 			aq->rq_mask.sso_grp = ~aq->rq_mask.sso_grp;
287 			aq->rq_mask.ena_wqwd = ~aq->rq_mask.ena_wqwd;
288 			aq->rq_mask.wqe_skip = ~aq->rq_mask.wqe_skip;
289 			aq->rq_mask.wqe_caching = ~aq->rq_mask.wqe_caching;
290 			aq->rq_mask.good_utag = ~aq->rq_mask.good_utag;
291 			aq->rq_mask.bad_utag = ~aq->rq_mask.bad_utag;
292 			aq->rq_mask.ltag = ~aq->rq_mask.ltag;
293 			if (rq->vwqe_ena) {
294 				aq->rq_mask.vwqe_ena = ~aq->rq_mask.vwqe_ena;
295 				aq->rq_mask.vwqe_skip = ~aq->rq_mask.vwqe_skip;
296 				aq->rq_mask.max_vsize_exp =
297 					~aq->rq_mask.max_vsize_exp;
298 				aq->rq_mask.vtime_wait =
299 					~aq->rq_mask.vtime_wait;
300 				aq->rq_mask.wqe_aura = ~aq->rq_mask.wqe_aura;
301 			}
302 		} else {
303 			/* CQ mode */
304 			aq->rq_mask.sso_ena = ~aq->rq_mask.sso_ena;
305 			aq->rq_mask.good_utag = ~aq->rq_mask.good_utag;
306 			aq->rq_mask.bad_utag = ~aq->rq_mask.bad_utag;
307 			aq->rq_mask.ltag = ~aq->rq_mask.ltag;
308 			aq->rq_mask.cq = ~aq->rq_mask.cq;
309 		}
310 
311 		if (rq->ipsech_ena)
312 			aq->rq_mask.ipsech_ena = ~aq->rq_mask.ipsech_ena;
313 
314 		if (rq->spb_ena) {
315 			aq->rq_mask.spb_aura = ~aq->rq_mask.spb_aura;
316 			aq->rq_mask.spb_sizem1 = ~aq->rq_mask.spb_sizem1;
317 			aq->rq_mask.spb_high_sizem1 =
318 				~aq->rq_mask.spb_high_sizem1;
319 		}
320 
321 		aq->rq_mask.spb_ena = ~aq->rq_mask.spb_ena;
322 		aq->rq_mask.lpb_aura = ~aq->rq_mask.lpb_aura;
323 		aq->rq_mask.first_skip = ~aq->rq_mask.first_skip;
324 		aq->rq_mask.later_skip = ~aq->rq_mask.later_skip;
325 		aq->rq_mask.flow_tagw = ~aq->rq_mask.flow_tagw;
326 		aq->rq_mask.lpb_sizem1 = ~aq->rq_mask.lpb_sizem1;
327 		aq->rq_mask.ena = ~aq->rq_mask.ena;
328 		aq->rq_mask.pb_caching = ~aq->rq_mask.pb_caching;
329 		aq->rq_mask.xqe_imm_size = ~aq->rq_mask.xqe_imm_size;
330 		aq->rq_mask.rq_int_ena = ~aq->rq_mask.rq_int_ena;
331 		aq->rq_mask.qint_idx = ~aq->rq_mask.qint_idx;
332 		aq->rq_mask.xqe_drop_ena = ~aq->rq_mask.xqe_drop_ena;
333 
334 		if (rq->red_pass && (rq->red_pass >= rq->red_drop)) {
335 			aq->rq_mask.spb_pool_pass = ~aq->rq_mask.spb_pool_pass;
336 			aq->rq_mask.spb_aura_pass = ~aq->rq_mask.spb_aura_pass;
337 			aq->rq_mask.lpb_pool_pass = ~aq->rq_mask.lpb_pool_pass;
338 			aq->rq_mask.lpb_aura_pass = ~aq->rq_mask.lpb_aura_pass;
339 			aq->rq_mask.wqe_pool_pass = ~aq->rq_mask.wqe_pool_pass;
340 			aq->rq_mask.xqe_pass = ~aq->rq_mask.xqe_pass;
341 
342 			aq->rq_mask.spb_pool_drop = ~aq->rq_mask.spb_pool_drop;
343 			aq->rq_mask.spb_aura_drop = ~aq->rq_mask.spb_aura_drop;
344 			aq->rq_mask.lpb_pool_drop = ~aq->rq_mask.lpb_pool_drop;
345 			aq->rq_mask.lpb_aura_drop = ~aq->rq_mask.lpb_aura_drop;
346 			aq->rq_mask.wqe_pool_drop = ~aq->rq_mask.wqe_pool_drop;
347 			aq->rq_mask.xqe_drop = ~aq->rq_mask.xqe_drop;
348 		}
349 	}
350 
351 	return 0;
352 }
353 
354 int
355 roc_nix_rq_init(struct roc_nix *roc_nix, struct roc_nix_rq *rq, bool ena)
356 {
357 	struct nix *nix = roc_nix_to_nix_priv(roc_nix);
358 	struct mbox *mbox = (&nix->dev)->mbox;
359 	bool is_cn9k = roc_model_is_cn9k();
360 	int rc;
361 
362 	if (roc_nix == NULL || rq == NULL)
363 		return NIX_ERR_PARAM;
364 
365 	if (rq->qid >= nix->nb_rx_queues)
366 		return NIX_ERR_QUEUE_INVALID_RANGE;
367 
368 	rq->roc_nix = roc_nix;
369 
370 	if (is_cn9k)
371 		rc = rq_cn9k_cfg(nix, rq, false, ena);
372 	else
373 		rc = rq_cfg(nix, rq, false, ena);
374 
375 	if (rc)
376 		return rc;
377 
378 	return mbox_process(mbox);
379 }
380 
381 int
382 roc_nix_rq_modify(struct roc_nix *roc_nix, struct roc_nix_rq *rq, bool ena)
383 {
384 	struct nix *nix = roc_nix_to_nix_priv(roc_nix);
385 	struct mbox *mbox = (&nix->dev)->mbox;
386 	bool is_cn9k = roc_model_is_cn9k();
387 	int rc;
388 
389 	if (roc_nix == NULL || rq == NULL)
390 		return NIX_ERR_PARAM;
391 
392 	if (rq->qid >= nix->nb_rx_queues)
393 		return NIX_ERR_QUEUE_INVALID_RANGE;
394 
395 	rq->roc_nix = roc_nix;
396 
397 	if (is_cn9k)
398 		rc = rq_cn9k_cfg(nix, rq, true, ena);
399 	else
400 		rc = rq_cfg(nix, rq, true, ena);
401 
402 	if (rc)
403 		return rc;
404 
405 	return mbox_process(mbox);
406 }
407 
408 int
409 roc_nix_rq_fini(struct roc_nix_rq *rq)
410 {
411 	/* Disabling RQ is sufficient */
412 	return roc_nix_rq_ena_dis(rq, false);
413 }
414 
415 int
416 roc_nix_cq_init(struct roc_nix *roc_nix, struct roc_nix_cq *cq)
417 {
418 	struct nix *nix = roc_nix_to_nix_priv(roc_nix);
419 	struct mbox *mbox = (&nix->dev)->mbox;
420 	volatile struct nix_cq_ctx_s *cq_ctx;
421 	enum nix_q_size qsize;
422 	size_t desc_sz;
423 	int rc;
424 
425 	if (cq == NULL)
426 		return NIX_ERR_PARAM;
427 
428 	if (cq->qid >= nix->nb_rx_queues)
429 		return NIX_ERR_QUEUE_INVALID_RANGE;
430 
431 	qsize = nix_qsize_clampup(cq->nb_desc);
432 	cq->nb_desc = nix_qsize_to_val(qsize);
433 	cq->qmask = cq->nb_desc - 1;
434 	cq->door = nix->base + NIX_LF_CQ_OP_DOOR;
435 	cq->status = (int64_t *)(nix->base + NIX_LF_CQ_OP_STATUS);
436 	cq->wdata = (uint64_t)cq->qid << 32;
437 	cq->roc_nix = roc_nix;
438 	cq->drop_thresh = NIX_CQ_THRESH_LEVEL;
439 
440 	/* CQE of W16 */
441 	desc_sz = cq->nb_desc * NIX_CQ_ENTRY_SZ;
442 	cq->desc_base = plt_zmalloc(desc_sz, NIX_CQ_ALIGN);
443 	if (cq->desc_base == NULL) {
444 		rc = NIX_ERR_NO_MEM;
445 		goto fail;
446 	}
447 
448 	if (roc_model_is_cn9k()) {
449 		struct nix_aq_enq_req *aq;
450 
451 		aq = mbox_alloc_msg_nix_aq_enq(mbox);
452 		aq->qidx = cq->qid;
453 		aq->ctype = NIX_AQ_CTYPE_CQ;
454 		aq->op = NIX_AQ_INSTOP_INIT;
455 		cq_ctx = &aq->cq;
456 	} else {
457 		struct nix_cn10k_aq_enq_req *aq;
458 
459 		aq = mbox_alloc_msg_nix_cn10k_aq_enq(mbox);
460 		aq->qidx = cq->qid;
461 		aq->ctype = NIX_AQ_CTYPE_CQ;
462 		aq->op = NIX_AQ_INSTOP_INIT;
463 		cq_ctx = &aq->cq;
464 	}
465 
466 	cq_ctx->ena = 1;
467 	cq_ctx->caching = 1;
468 	cq_ctx->qsize = qsize;
469 	cq_ctx->base = (uint64_t)cq->desc_base;
470 	cq_ctx->avg_level = 0xff;
471 	cq_ctx->cq_err_int_ena = BIT(NIX_CQERRINT_CQE_FAULT);
472 	cq_ctx->cq_err_int_ena |= BIT(NIX_CQERRINT_DOOR_ERR);
473 
474 	/* Many to one reduction */
475 	cq_ctx->qint_idx = cq->qid % nix->qints;
476 	/* Map CQ0 [RQ0] to CINT0 and so on till max 64 irqs */
477 	cq_ctx->cint_idx = cq->qid;
478 
479 	cq_ctx->drop = cq->drop_thresh;
480 	cq_ctx->drop_ena = 1;
481 
482 	/* TX pause frames enable flow ctrl on RX side */
483 	if (nix->tx_pause) {
484 		/* Single BPID is allocated for all rx channels for now */
485 		cq_ctx->bpid = nix->bpid[0];
486 		cq_ctx->bp = cq_ctx->drop;
487 		cq_ctx->bp_ena = 1;
488 	}
489 
490 	rc = mbox_process(mbox);
491 	if (rc)
492 		goto free_mem;
493 
494 	return 0;
495 
496 free_mem:
497 	plt_free(cq->desc_base);
498 fail:
499 	return rc;
500 }
501 
502 int
503 roc_nix_cq_fini(struct roc_nix_cq *cq)
504 {
505 	struct mbox *mbox;
506 	struct nix *nix;
507 	int rc;
508 
509 	if (cq == NULL)
510 		return NIX_ERR_PARAM;
511 
512 	nix = roc_nix_to_nix_priv(cq->roc_nix);
513 	mbox = (&nix->dev)->mbox;
514 
515 	/* Disable CQ */
516 	if (roc_model_is_cn9k()) {
517 		struct nix_aq_enq_req *aq;
518 
519 		aq = mbox_alloc_msg_nix_aq_enq(mbox);
520 		aq->qidx = cq->qid;
521 		aq->ctype = NIX_AQ_CTYPE_CQ;
522 		aq->op = NIX_AQ_INSTOP_WRITE;
523 		aq->cq.ena = 0;
524 		aq->cq.bp_ena = 0;
525 		aq->cq_mask.ena = ~aq->cq_mask.ena;
526 		aq->cq_mask.bp_ena = ~aq->cq_mask.bp_ena;
527 	} else {
528 		struct nix_cn10k_aq_enq_req *aq;
529 
530 		aq = mbox_alloc_msg_nix_cn10k_aq_enq(mbox);
531 		aq->qidx = cq->qid;
532 		aq->ctype = NIX_AQ_CTYPE_CQ;
533 		aq->op = NIX_AQ_INSTOP_WRITE;
534 		aq->cq.ena = 0;
535 		aq->cq.bp_ena = 0;
536 		aq->cq_mask.ena = ~aq->cq_mask.ena;
537 		aq->cq_mask.bp_ena = ~aq->cq_mask.bp_ena;
538 	}
539 
540 	rc = mbox_process(mbox);
541 	if (rc)
542 		return rc;
543 
544 	plt_free(cq->desc_base);
545 	return 0;
546 }
547 
548 static int
549 sqb_pool_populate(struct roc_nix *roc_nix, struct roc_nix_sq *sq)
550 {
551 	struct nix *nix = roc_nix_to_nix_priv(roc_nix);
552 	uint16_t sqes_per_sqb, count, nb_sqb_bufs;
553 	struct npa_pool_s pool;
554 	struct npa_aura_s aura;
555 	uint64_t blk_sz;
556 	uint64_t iova;
557 	int rc;
558 
559 	blk_sz = nix->sqb_size;
560 	if (sq->max_sqe_sz == roc_nix_maxsqesz_w16)
561 		sqes_per_sqb = (blk_sz / 8) / 16;
562 	else
563 		sqes_per_sqb = (blk_sz / 8) / 8;
564 
565 	sq->nb_desc = PLT_MAX(256U, sq->nb_desc);
566 	nb_sqb_bufs = sq->nb_desc / sqes_per_sqb;
567 	nb_sqb_bufs += NIX_SQB_LIST_SPACE;
568 	/* Clamp up the SQB count */
569 	nb_sqb_bufs = PLT_MIN(roc_nix->max_sqb_count,
570 			      (uint16_t)PLT_MAX(NIX_DEF_SQB, nb_sqb_bufs));
571 
572 	sq->nb_sqb_bufs = nb_sqb_bufs;
573 	sq->sqes_per_sqb_log2 = (uint16_t)plt_log2_u32(sqes_per_sqb);
574 	sq->nb_sqb_bufs_adj =
575 		nb_sqb_bufs -
576 		(PLT_ALIGN_MUL_CEIL(nb_sqb_bufs, sqes_per_sqb) / sqes_per_sqb);
577 	sq->nb_sqb_bufs_adj =
578 		(sq->nb_sqb_bufs_adj * NIX_SQB_LOWER_THRESH) / 100;
579 
580 	/* Explicitly set nat_align alone as by default pool is with both
581 	 * nat_align and buf_offset = 1 which we don't want for SQB.
582 	 */
583 	memset(&pool, 0, sizeof(struct npa_pool_s));
584 	pool.nat_align = 1;
585 
586 	memset(&aura, 0, sizeof(aura));
587 	aura.fc_ena = 1;
588 	aura.fc_addr = (uint64_t)sq->fc;
589 	aura.fc_hyst_bits = 0; /* Store count on all updates */
590 	rc = roc_npa_pool_create(&sq->aura_handle, blk_sz, NIX_MAX_SQB, &aura,
591 				 &pool);
592 	if (rc)
593 		goto fail;
594 
595 	sq->sqe_mem = plt_zmalloc(blk_sz * NIX_MAX_SQB, blk_sz);
596 	if (sq->sqe_mem == NULL) {
597 		rc = NIX_ERR_NO_MEM;
598 		goto nomem;
599 	}
600 
601 	/* Fill the initial buffers */
602 	iova = (uint64_t)sq->sqe_mem;
603 	for (count = 0; count < NIX_MAX_SQB; count++) {
604 		roc_npa_aura_op_free(sq->aura_handle, 0, iova);
605 		iova += blk_sz;
606 	}
607 	roc_npa_aura_op_range_set(sq->aura_handle, (uint64_t)sq->sqe_mem, iova);
608 	roc_npa_aura_limit_modify(sq->aura_handle, sq->nb_sqb_bufs);
609 	sq->aura_sqb_bufs = NIX_MAX_SQB;
610 
611 	return rc;
612 nomem:
613 	roc_npa_pool_destroy(sq->aura_handle);
614 fail:
615 	return rc;
616 }
617 
618 static void
619 sq_cn9k_init(struct nix *nix, struct roc_nix_sq *sq, uint32_t rr_quantum,
620 	     uint16_t smq)
621 {
622 	struct mbox *mbox = (&nix->dev)->mbox;
623 	struct nix_aq_enq_req *aq;
624 
625 	aq = mbox_alloc_msg_nix_aq_enq(mbox);
626 	aq->qidx = sq->qid;
627 	aq->ctype = NIX_AQ_CTYPE_SQ;
628 	aq->op = NIX_AQ_INSTOP_INIT;
629 	aq->sq.max_sqe_size = sq->max_sqe_sz;
630 
631 	aq->sq.max_sqe_size = sq->max_sqe_sz;
632 	aq->sq.smq = smq;
633 	aq->sq.smq_rr_quantum = rr_quantum;
634 	aq->sq.default_chan = nix->tx_chan_base;
635 	aq->sq.sqe_stype = NIX_STYPE_STF;
636 	aq->sq.ena = 1;
637 	aq->sq.sso_ena = !!sq->sso_ena;
638 	if (aq->sq.max_sqe_size == NIX_MAXSQESZ_W8)
639 		aq->sq.sqe_stype = NIX_STYPE_STP;
640 	aq->sq.sqb_aura = roc_npa_aura_handle_to_aura(sq->aura_handle);
641 	aq->sq.sq_int_ena = BIT(NIX_SQINT_LMT_ERR);
642 	aq->sq.sq_int_ena |= BIT(NIX_SQINT_SQB_ALLOC_FAIL);
643 	aq->sq.sq_int_ena |= BIT(NIX_SQINT_SEND_ERR);
644 	aq->sq.sq_int_ena |= BIT(NIX_SQINT_MNQ_ERR);
645 
646 	/* Many to one reduction */
647 	aq->sq.qint_idx = sq->qid % nix->qints;
648 }
649 
650 static int
651 sq_cn9k_fini(struct nix *nix, struct roc_nix_sq *sq)
652 {
653 	struct mbox *mbox = (&nix->dev)->mbox;
654 	struct nix_aq_enq_rsp *rsp;
655 	struct nix_aq_enq_req *aq;
656 	uint16_t sqes_per_sqb;
657 	void *sqb_buf;
658 	int rc, count;
659 
660 	aq = mbox_alloc_msg_nix_aq_enq(mbox);
661 	aq->qidx = sq->qid;
662 	aq->ctype = NIX_AQ_CTYPE_SQ;
663 	aq->op = NIX_AQ_INSTOP_READ;
664 	rc = mbox_process_msg(mbox, (void *)&rsp);
665 	if (rc)
666 		return rc;
667 
668 	/* Check if sq is already cleaned up */
669 	if (!rsp->sq.ena)
670 		return 0;
671 
672 	/* Disable sq */
673 	aq = mbox_alloc_msg_nix_aq_enq(mbox);
674 	aq->qidx = sq->qid;
675 	aq->ctype = NIX_AQ_CTYPE_SQ;
676 	aq->op = NIX_AQ_INSTOP_WRITE;
677 	aq->sq_mask.ena = ~aq->sq_mask.ena;
678 	aq->sq.ena = 0;
679 	rc = mbox_process(mbox);
680 	if (rc)
681 		return rc;
682 
683 	/* Read SQ and free sqb's */
684 	aq = mbox_alloc_msg_nix_aq_enq(mbox);
685 	aq->qidx = sq->qid;
686 	aq->ctype = NIX_AQ_CTYPE_SQ;
687 	aq->op = NIX_AQ_INSTOP_READ;
688 	rc = mbox_process_msg(mbox, (void *)&rsp);
689 	if (rc)
690 		return rc;
691 
692 	if (aq->sq.smq_pend)
693 		plt_err("SQ has pending SQE's");
694 
695 	count = aq->sq.sqb_count;
696 	sqes_per_sqb = 1 << sq->sqes_per_sqb_log2;
697 	/* Free SQB's that are used */
698 	sqb_buf = (void *)rsp->sq.head_sqb;
699 	while (count) {
700 		void *next_sqb;
701 
702 		next_sqb = *(void **)((uintptr_t)sqb_buf +
703 				      (uint32_t)((sqes_per_sqb - 1) *
704 						 sq->max_sqe_sz));
705 		roc_npa_aura_op_free(sq->aura_handle, 1, (uint64_t)sqb_buf);
706 		sqb_buf = next_sqb;
707 		count--;
708 	}
709 
710 	/* Free next to use sqb */
711 	if (rsp->sq.next_sqb)
712 		roc_npa_aura_op_free(sq->aura_handle, 1, rsp->sq.next_sqb);
713 	return 0;
714 }
715 
716 static void
717 sq_init(struct nix *nix, struct roc_nix_sq *sq, uint32_t rr_quantum,
718 	uint16_t smq)
719 {
720 	struct mbox *mbox = (&nix->dev)->mbox;
721 	struct nix_cn10k_aq_enq_req *aq;
722 
723 	aq = mbox_alloc_msg_nix_cn10k_aq_enq(mbox);
724 	aq->qidx = sq->qid;
725 	aq->ctype = NIX_AQ_CTYPE_SQ;
726 	aq->op = NIX_AQ_INSTOP_INIT;
727 	aq->sq.max_sqe_size = sq->max_sqe_sz;
728 
729 	aq->sq.max_sqe_size = sq->max_sqe_sz;
730 	aq->sq.smq = smq;
731 	aq->sq.smq_rr_weight = rr_quantum;
732 	aq->sq.default_chan = nix->tx_chan_base;
733 	aq->sq.sqe_stype = NIX_STYPE_STF;
734 	aq->sq.ena = 1;
735 	aq->sq.sso_ena = !!sq->sso_ena;
736 	if (aq->sq.max_sqe_size == NIX_MAXSQESZ_W8)
737 		aq->sq.sqe_stype = NIX_STYPE_STP;
738 	aq->sq.sqb_aura = roc_npa_aura_handle_to_aura(sq->aura_handle);
739 	aq->sq.sq_int_ena = BIT(NIX_SQINT_LMT_ERR);
740 	aq->sq.sq_int_ena |= BIT(NIX_SQINT_SQB_ALLOC_FAIL);
741 	aq->sq.sq_int_ena |= BIT(NIX_SQINT_SEND_ERR);
742 	aq->sq.sq_int_ena |= BIT(NIX_SQINT_MNQ_ERR);
743 
744 	/* Many to one reduction */
745 	aq->sq.qint_idx = sq->qid % nix->qints;
746 }
747 
748 static int
749 sq_fini(struct nix *nix, struct roc_nix_sq *sq)
750 {
751 	struct mbox *mbox = (&nix->dev)->mbox;
752 	struct nix_cn10k_aq_enq_rsp *rsp;
753 	struct nix_cn10k_aq_enq_req *aq;
754 	uint16_t sqes_per_sqb;
755 	void *sqb_buf;
756 	int rc, count;
757 
758 	aq = mbox_alloc_msg_nix_cn10k_aq_enq(mbox);
759 	aq->qidx = sq->qid;
760 	aq->ctype = NIX_AQ_CTYPE_SQ;
761 	aq->op = NIX_AQ_INSTOP_READ;
762 	rc = mbox_process_msg(mbox, (void *)&rsp);
763 	if (rc)
764 		return rc;
765 
766 	/* Check if sq is already cleaned up */
767 	if (!rsp->sq.ena)
768 		return 0;
769 
770 	/* Disable sq */
771 	aq = mbox_alloc_msg_nix_cn10k_aq_enq(mbox);
772 	aq->qidx = sq->qid;
773 	aq->ctype = NIX_AQ_CTYPE_SQ;
774 	aq->op = NIX_AQ_INSTOP_WRITE;
775 	aq->sq_mask.ena = ~aq->sq_mask.ena;
776 	aq->sq.ena = 0;
777 	rc = mbox_process(mbox);
778 	if (rc)
779 		return rc;
780 
781 	/* Read SQ and free sqb's */
782 	aq = mbox_alloc_msg_nix_cn10k_aq_enq(mbox);
783 	aq->qidx = sq->qid;
784 	aq->ctype = NIX_AQ_CTYPE_SQ;
785 	aq->op = NIX_AQ_INSTOP_READ;
786 	rc = mbox_process_msg(mbox, (void *)&rsp);
787 	if (rc)
788 		return rc;
789 
790 	if (aq->sq.smq_pend)
791 		plt_err("SQ has pending SQE's");
792 
793 	count = aq->sq.sqb_count;
794 	sqes_per_sqb = 1 << sq->sqes_per_sqb_log2;
795 	/* Free SQB's that are used */
796 	sqb_buf = (void *)rsp->sq.head_sqb;
797 	while (count) {
798 		void *next_sqb;
799 
800 		next_sqb = *(void **)((uintptr_t)sqb_buf +
801 				      (uint32_t)((sqes_per_sqb - 1) *
802 						 sq->max_sqe_sz));
803 		roc_npa_aura_op_free(sq->aura_handle, 1, (uint64_t)sqb_buf);
804 		sqb_buf = next_sqb;
805 		count--;
806 	}
807 
808 	/* Free next to use sqb */
809 	if (rsp->sq.next_sqb)
810 		roc_npa_aura_op_free(sq->aura_handle, 1, rsp->sq.next_sqb);
811 	return 0;
812 }
813 
814 int
815 roc_nix_sq_init(struct roc_nix *roc_nix, struct roc_nix_sq *sq)
816 {
817 	struct nix *nix = roc_nix_to_nix_priv(roc_nix);
818 	struct mbox *mbox = (&nix->dev)->mbox;
819 	uint16_t qid, smq = UINT16_MAX;
820 	uint32_t rr_quantum = 0;
821 	int rc;
822 
823 	if (sq == NULL)
824 		return NIX_ERR_PARAM;
825 
826 	qid = sq->qid;
827 	if (qid >= nix->nb_tx_queues)
828 		return NIX_ERR_QUEUE_INVALID_RANGE;
829 
830 	sq->roc_nix = roc_nix;
831 	/*
832 	 * Allocate memory for flow control updates from HW.
833 	 * Alloc one cache line, so that fits all FC_STYPE modes.
834 	 */
835 	sq->fc = plt_zmalloc(ROC_ALIGN, ROC_ALIGN);
836 	if (sq->fc == NULL) {
837 		rc = NIX_ERR_NO_MEM;
838 		goto fail;
839 	}
840 
841 	rc = sqb_pool_populate(roc_nix, sq);
842 	if (rc)
843 		goto nomem;
844 
845 	rc = nix_tm_leaf_data_get(nix, sq->qid, &rr_quantum, &smq);
846 	if (rc) {
847 		rc = NIX_ERR_TM_LEAF_NODE_GET;
848 		goto nomem;
849 	}
850 
851 	/* Init SQ context */
852 	if (roc_model_is_cn9k())
853 		sq_cn9k_init(nix, sq, rr_quantum, smq);
854 	else
855 		sq_init(nix, sq, rr_quantum, smq);
856 
857 	rc = mbox_process(mbox);
858 	if (rc)
859 		goto nomem;
860 
861 	nix->sqs[qid] = sq;
862 	sq->io_addr = nix->base + NIX_LF_OP_SENDX(0);
863 	/* Evenly distribute LMT slot for each sq */
864 	if (roc_model_is_cn9k()) {
865 		/* Multiple cores/SQ's can use same LMTLINE safely in CN9K */
866 		sq->lmt_addr = (void *)(nix->lmt_base +
867 					((qid & RVU_CN9K_LMT_SLOT_MASK) << 12));
868 	}
869 
870 	return rc;
871 nomem:
872 	plt_free(sq->fc);
873 fail:
874 	return rc;
875 }
876 
877 int
878 roc_nix_sq_fini(struct roc_nix_sq *sq)
879 {
880 	struct nix *nix;
881 	struct mbox *mbox;
882 	struct ndc_sync_op *ndc_req;
883 	uint16_t qid;
884 	int rc = 0;
885 
886 	if (sq == NULL)
887 		return NIX_ERR_PARAM;
888 
889 	nix = roc_nix_to_nix_priv(sq->roc_nix);
890 	mbox = (&nix->dev)->mbox;
891 
892 	qid = sq->qid;
893 
894 	rc = nix_tm_sq_flush_pre(sq);
895 
896 	/* Release SQ context */
897 	if (roc_model_is_cn9k())
898 		rc |= sq_cn9k_fini(roc_nix_to_nix_priv(sq->roc_nix), sq);
899 	else
900 		rc |= sq_fini(roc_nix_to_nix_priv(sq->roc_nix), sq);
901 
902 	/* Sync NDC-NIX-TX for LF */
903 	ndc_req = mbox_alloc_msg_ndc_sync_op(mbox);
904 	if (ndc_req == NULL)
905 		return -ENOSPC;
906 	ndc_req->nix_lf_tx_sync = 1;
907 	if (mbox_process(mbox))
908 		rc |= NIX_ERR_NDC_SYNC;
909 
910 	rc |= nix_tm_sq_flush_post(sq);
911 	rc |= roc_npa_pool_destroy(sq->aura_handle);
912 	plt_free(sq->fc);
913 	plt_free(sq->sqe_mem);
914 	nix->sqs[qid] = NULL;
915 
916 	return rc;
917 }
918