Home
last modified time | relevance | path

Searched refs:val3 (Results 1 – 25 of 216) sorted by relevance

123456789

/llvm-project-15.0.7/llvm/test/Analysis/CostModel/SystemZ/
H A Dcmpsel.ll9 i8 %val3, i8 %val4) {
11 %sel = select i1 %cmp, i8 %val3, i8 %val4
20 i16 %val3, i16 %val4) {
31 i32 %val3, i32 %val4) {
42 i64 %val3, i64 %val4) {
75 i8 %val3, i8 %val4) {
86 i16 %val3, i16 %val4) {
97 i32 %val3, i32 %val4) {
108 i64 %val3, i64 %val4) {
141 i8 %val3, i8 %val4) {
[all …]
H A Dscalar-cmp-cmp-log-sel.ll10 %cmp1 = icmp eq i8 %val3, %val4
25 %cmp1 = icmp eq i8 %val3, %val4
40 %cmp1 = icmp eq i8 %val3, %val4
55 %cmp1 = icmp eq i8 %val3, %val4
70 %cmp1 = icmp eq i8 %val3, %val4
85 %cmp1 = icmp eq i8 %val3, %val4
100 %cmp1 = icmp eq i16 %val3, %val4
115 %cmp1 = icmp eq i16 %val3, %val4
130 %cmp1 = icmp eq i16 %val3, %val4
145 %cmp1 = icmp eq i16 %val3, %val4
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/SystemZ/
H A Dvec-or-02.ll10 %not = xor <16 x i8> %val3, <i8 -1, i8 -1, i8 -1, i8 -1,
14 %and1 = and <16 x i8> %val1, %val3
30 %and2 = and <16 x i8> %val2, %val3
42 %and1 = and <8 x i16> %val1, %val3
56 %and2 = and <8 x i16> %val2, %val3
67 %and1 = and <4 x i32> %val1, %val3
80 %and2 = and <4 x i32> %val2, %val3
90 %not = xor <2 x i64> %val3, <i64 -1, i64 -1>
91 %and1 = and <2 x i64> %val1, %val3
102 %not = xor <2 x i64> %val3, <i64 -1, i64 -1>
[all …]
H A Dvec-cmpsel.ll14 %sel = select <2 x i1> %cmp, <2 x i8> %val3, <2 x i8> %val4
26 %sel = select <2 x i1> %cmp, <2 x i16> %val3, <2 x i16> %val4
37 %sel = select <16 x i1> %cmp, <16 x i8> %val3, <16 x i8> %val4
65 %sel = select <32 x i1> %cmp, <32 x i8> %val3, <32 x i8> %val4
77 %sel = select <2 x i1> %cmp, <2 x i8> %val3, <2 x i8> %val4
88 %sel = select <2 x i1> %cmp, <2 x i16> %val3, <2 x i16> %val4
100 %sel = select <2 x i1> %cmp, <2 x i32> %val3, <2 x i32> %val4
112 %sel = select <8 x i1> %cmp, <8 x i8> %val3, <8 x i8> %val4
123 %sel = select <8 x i1> %cmp, <8 x i16> %val3, <8 x i16> %val4
138 %sel = select <8 x i1> %cmp, <8 x i32> %val3, <8 x i32> %val4
[all …]
H A Dvec-mul-02.ll9 <16 x i8> %val3) {
14 %ret = add <16 x i8> %mul, %val3
20 <8 x i16> %val3) {
25 %ret = add <8 x i16> %mul, %val3
31 <4 x i32> %val3) {
36 %ret = add <4 x i32> %mul, %val3
42 <2 x double> %val2, <2 x double> %val3) {
48 <2 x double> %val3)
54 <2 x double> %val2, <2 x double> %val3) {
58 %negval3 = fneg <2 x double> %val3
H A Dvec-cmp-01.ll112 <16 x i8> %val3, <16 x i8> %val4) {
118 %ret = select <16 x i1> %cmp, <16 x i8> %val3, <16 x i8> %val4
124 <16 x i8> %val3, <16 x i8> %val4) {
136 <16 x i8> %val3, <16 x i8> %val4) {
148 <16 x i8> %val3, <16 x i8> %val4) {
160 <16 x i8> %val3, <16 x i8> %val4) {
172 <16 x i8> %val3, <16 x i8> %val4) {
184 <16 x i8> %val3, <16 x i8> %val4) {
196 <16 x i8> %val3, <16 x i8> %val4) {
208 <16 x i8> %val3, <16 x i8> %val4) {
[all …]
H A Dvec-cmp-02.ll112 <8 x i16> %val3, <8 x i16> %val4) {
118 %ret = select <8 x i1> %cmp, <8 x i16> %val3, <8 x i16> %val4
124 <8 x i16> %val3, <8 x i16> %val4) {
136 <8 x i16> %val3, <8 x i16> %val4) {
148 <8 x i16> %val3, <8 x i16> %val4) {
160 <8 x i16> %val3, <8 x i16> %val4) {
172 <8 x i16> %val3, <8 x i16> %val4) {
184 <8 x i16> %val3, <8 x i16> %val4) {
196 <8 x i16> %val3, <8 x i16> %val4) {
208 <8 x i16> %val3, <8 x i16> %val4) {
[all …]
H A Dvec-cmp-03.ll112 <4 x i32> %val3, <4 x i32> %val4) {
118 %ret = select <4 x i1> %cmp, <4 x i32> %val3, <4 x i32> %val4
124 <4 x i32> %val3, <4 x i32> %val4) {
136 <4 x i32> %val3, <4 x i32> %val4) {
148 <4 x i32> %val3, <4 x i32> %val4) {
160 <4 x i32> %val3, <4 x i32> %val4) {
172 <4 x i32> %val3, <4 x i32> %val4) {
184 <4 x i32> %val3, <4 x i32> %val4) {
196 <4 x i32> %val3, <4 x i32> %val4) {
208 <4 x i32> %val3, <4 x i32> %val4) {
[all …]
H A Dvec-cmp-04.ll112 <2 x i64> %val3, <2 x i64> %val4) {
118 %ret = select <2 x i1> %cmp, <2 x i64> %val3, <2 x i64> %val4
124 <2 x i64> %val3, <2 x i64> %val4) {
136 <2 x i64> %val3, <2 x i64> %val4) {
148 <2 x i64> %val3, <2 x i64> %val4) {
160 <2 x i64> %val3, <2 x i64> %val4) {
172 <2 x i64> %val3, <2 x i64> %val4) {
184 <2 x i64> %val3, <2 x i64> %val4) {
196 <2 x i64> %val3, <2 x i64> %val4) {
208 <2 x i64> %val3, <2 x i64> %val4) {
[all …]
H A Dvec-mul-05.ll10 <2 x double> %val2, <2 x double> %val3) {
16 <2 x double> %val3)
23 <2 x double> %val2, <2 x double> %val3) {
27 %negval3 = fneg <2 x double> %val3
37 <4 x float> %val2, <4 x float> %val3) {
43 <4 x float> %val3)
50 <4 x float> %val2, <4 x float> %val3) {
54 %negval3 = fneg <4 x float> %val3
H A Dvec-cmp-06.ll165 <2 x double> %val3, <2 x double> %val4) {
177 <2 x double> %val3, <2 x double> %val4) {
191 <2 x double> %val3, <2 x double> %val4) {
203 <2 x double> %val3, <2 x double> %val4) {
215 <2 x double> %val3, <2 x double> %val4) {
227 <2 x double> %val3, <2 x double> %val4) {
239 <2 x double> %val3, <2 x double> %val4) {
253 <2 x double> %val3, <2 x double> %val4) {
265 <2 x double> %val3, <2 x double> %val4) {
277 <2 x double> %val3, <2 x double> %val4) {
[all …]
H A Dvec-cmp-07.ll165 <4 x float> %val3, <4 x float> %val4) {
177 <4 x float> %val3, <4 x float> %val4) {
191 <4 x float> %val3, <4 x float> %val4) {
203 <4 x float> %val3, <4 x float> %val4) {
215 <4 x float> %val3, <4 x float> %val4) {
227 <4 x float> %val3, <4 x float> %val4) {
239 <4 x float> %val3, <4 x float> %val4) {
253 <4 x float> %val3, <4 x float> %val4) {
265 <4 x float> %val3, <4 x float> %val4) {
277 <4 x float> %val3, <4 x float> %val4) {
[all …]
H A Dvec-strict-mul-05.ll10 <2 x double> %val2, <2 x double> %val3) #0 {
17 <2 x double> %val3,
26 <2 x double> %val2, <2 x double> %val3) #0 {
30 %negval3 = fneg <2 x double> %val3
43 <4 x float> %val2, <4 x float> %val3) #0 {
50 <4 x float> %val3,
59 <4 x float> %val2, <4 x float> %val3) #0 {
63 %negval3 = fneg <4 x float> %val3
H A Dvec-cmp-cmp-logic-select.ll17 %cmp1 = icmp eq <2 x i8> %val3, %val4
33 %cmp1 = icmp eq <2 x i8> %val3, %val4
50 %cmp1 = icmp eq <16 x i16> %val3, %val4
73 %cmp1 = icmp eq <16 x i16> %val3, %val4
96 %cmp1 = icmp eq <32 x i8> %val3, %val4
112 %cmp1 = icmp eq <2 x i8> %val3, %val4
128 %cmp1 = icmp eq <2 x i8> %val3, %val4
145 %cmp1 = icmp eq <2 x i8> %val3, %val4
161 %cmp1 = icmp eq <8 x i16> %val3, %val4
176 %cmp1 = icmp eq <8 x i16> %val3, %val4
[all …]
H A Dvec-strict-cmp-03.ll207 <4 x float> %val3, <4 x float> %val4) #0 {
216 %ret = select <4 x i1> %cmp, <4 x float> %val3, <4 x float> %val4
222 <4 x float> %val3, <4 x float> %val4) #0 {
239 <4 x float> %val3, <4 x float> %val4) #0 {
254 <4 x float> %val3, <4 x float> %val4) #0 {
269 <4 x float> %val3, <4 x float> %val4) #0 {
284 <4 x float> %val3, <4 x float> %val4) #0 {
299 <4 x float> %val3, <4 x float> %val4) #0 {
316 <4 x float> %val3, <4 x float> %val4) #0 {
331 <4 x float> %val3, <4 x float> %val4) #0 {
[all …]
H A Dvec-strict-cmp-02.ll207 <2 x double> %val3, <2 x double> %val4) #0 {
216 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
222 <2 x double> %val3, <2 x double> %val4) #0 {
233 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
239 <2 x double> %val3, <2 x double> %val4) #0 {
248 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
254 <2 x double> %val3, <2 x double> %val4) #0 {
263 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
269 <2 x double> %val3, <2 x double> %val4) #0 {
278 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
[all …]
H A Dvec-strict-cmps-01.ll207 <4 x float> %val3, <4 x float> %val4) #0 {
216 %ret = select <4 x i1> %cmp, <4 x float> %val3, <4 x float> %val4
222 <4 x float> %val3, <4 x float> %val4) #0 {
239 <4 x float> %val3, <4 x float> %val4) #0 {
254 <4 x float> %val3, <4 x float> %val4) #0 {
269 <4 x float> %val3, <4 x float> %val4) #0 {
284 <4 x float> %val3, <4 x float> %val4) #0 {
299 <4 x float> %val3, <4 x float> %val4) #0 {
316 <4 x float> %val3, <4 x float> %val4) #0 {
331 <4 x float> %val3, <4 x float> %val4) #0 {
[all …]
H A Dvec-strict-cmps-02.ll207 <2 x double> %val3, <2 x double> %val4) #0 {
216 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
222 <2 x double> %val3, <2 x double> %val4) #0 {
233 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
239 <2 x double> %val3, <2 x double> %val4) #0 {
248 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
254 <2 x double> %val3, <2 x double> %val4) #0 {
263 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
269 <2 x double> %val3, <2 x double> %val4) #0 {
278 %ret = select <2 x i1> %cmp, <2 x double> %val3, <2 x double> %val4
[all …]
H A Dvec-cmp-05.ll308 <4 x float> %val3, <4 x float> %val4) {
320 <4 x float> %val3, <4 x float> %val4) {
332 <4 x float> %val3, <4 x float> %val4) {
344 <4 x float> %val3, <4 x float> %val4) {
356 <4 x float> %val3, <4 x float> %val4) {
368 <4 x float> %val3, <4 x float> %val4) {
380 <4 x float> %val3, <4 x float> %val4) {
392 <4 x float> %val3, <4 x float> %val4) {
404 <4 x float> %val3, <4 x float> %val4) {
416 <4 x float> %val3, <4 x float> %val4) {
[all …]
H A Dvec-mul-04.ll9 <4 x float> %val2, <4 x float> %val3) {
15 <4 x float> %val3)
21 <4 x float> %val2, <4 x float> %val3) {
25 %negval3 = fneg <4 x float> %val3
H A Dspill-01.ll50 %val3 = load i32, i32 *%ptr3
60 store i32 %val3, i32 *%ptr3
88 %val3 = load i32, i32 *%ptr3
100 store i32 %val3, i32 *%ptr3
130 %val3 = load i64, i64 *%ptr3
142 store i64 %val3, i64 *%ptr3
189 store float %val3, float *%ptr3
330 %val3 = load i32, i32 *@g3
343 store i32 %val3, i32 *@g3
362 %val3 = load i64, i64 *@h3
[all …]
/llvm-project-15.0.7/polly/test/ForwardOpTree/
H A Dforward_reusue.ll17 %val3 = fadd double %val2, %val2
18 %val4 = fadd double %val3, %val3
50 ; CHECK-NEXT: %val3 = fadd double %val2, %val2
51 ; CHECK-NEXT: %val4 = fadd double %val3, %val3
60 ; CHECK-NEXT: %val3 = fadd double %val2, %val2
61 ; CHECK-NEXT: %val4 = fadd double %val3, %val3
/llvm-project-15.0.7/llvm/test/CodeGen/AArch64/
H A Dlogical-imm.ll21 %val3 = and i64 %in64, 18429855317404942275
22 store volatile i64 %val3, i64* @var64
43 %val3 = or i64 %in64, 18429855317404942275
44 store volatile i64 %val3, i64* @var64
65 %val3 = xor i64 %in64, 18429855317404942275
66 store volatile i64 %val3, i64* @var64
/llvm-project-15.0.7/libc/test/src/__support/
H A Duint128_test.cpp33 LL_UInt128 val3({0xf000000000000001, 0}); in TEST() local
36 EXPECT_EQ(val3 + val4, result2); in TEST()
37 EXPECT_EQ(val3 + val4, val4 + val3); in TEST()
48 LL_UInt128 val3({0xf, 0}); in TEST() local
51 EXPECT_EQ((val3 * val4), result2); in TEST()
52 EXPECT_EQ((val3 * val4), (val4 * val3)); in TEST()
/llvm-project-15.0.7/llvm/test/CodeGen/X86/
H A Dloop-rotate.ll25 %val3 = call i1 @foo()
26 br i1 %val3, label %latch2, label %header
62 %val3 = call i1 @foo()
63 br i1 %val3, label %latch2, label %header
101 %val3 = call i1 @foo()
102 br i1 %val3, label %latch2, label %header

123456789