Home
last modified time | relevance | path

Searched refs:v3 (Results 1 – 25 of 1748) sorted by relevance

12345678910>>...70

/llvm-project-15.0.7/llvm/test/MC/AMDGPU/
H A Dvop2.s20 v_add_f32_e32 v1, v2, v3
25 v_add_f32 v1, 1.0, v3
30 v_add_f32 v1, -1.0, v3
35 v_add_f32 v1, 100.0, v3
40 v_add_f32 v1, -100.0, v3
151 v_add_f32 v1, v2, v3
155 v_sub_f32 v1, v2, v3
159 v_subrev_f32 v1, v2, v3
171 v_mul_f32 v1, v2, v3
203 v_max_f32 v1, v2 v3
[all …]
H A Ddl-insts-err.s17 v_dot2_f32_f16 v0, v1, v2, v3
20 v_dot2_i32_i16 v0, v1, v2, v3
23 v_dot2_u32_u16 v0, v1, v2, v3
26 v_dot4_i32_i8 v0, v1, v2, v3
29 v_dot4_u32_u8 v0, v1, v2, v3
32 v_dot8_i32_i4 v0, v1, v2, v3
35 v_dot8_u32_u4 v0, v1, v2, v3
303 v_dot2_f32_f16 v0, -v1, v2, v3
305 v_dot2_f32_f16 v0, v1, -v2, v3
307 v_dot2_f32_f16 v0, v1, v2, -v3
[all …]
H A Dvinterp.s3 v_interp_p10_f32 v0, v1, v2, v3
12 v_interp_p10_f32 v3, v12, v22, v32
15 v_interp_p10_f32 v0, v1, v2, v3 clamp
18 v_interp_p10_f32 v0, -v1, v2, v3
21 v_interp_p10_f32 v0, v1, -v2, v3
24 v_interp_p10_f32 v0, v1, v2, -v3
39 v_interp_p2_f32 v0, v1, v2, v3
48 v_interp_p2_f32 v3, v12, v22, v32
54 v_interp_p2_f32 v0, -v1, v2, v3
57 v_interp_p2_f32 v0, v1, -v2, v3
[all …]
H A Dgfx9_asm_vop3_e64.s3 v_mad_legacy_f32 v5, v1, v2, v3
6 v_mad_legacy_f32 v255, v1, v2, v3
12 v_mad_legacy_f32 v5, s1, v2, v3
210 v_mad_f32 v5, v1, v2, v3
219 v_mad_f32 v5, s1, v2, v3
240 v_mad_f32 v5, m0, v2, v3
249 v_mad_f32 v5, 0, v2, v3
252 v_mad_f32 v5, -1, v2, v3
276 v_mad_f32 v5, v1, s2, v3
297 v_mad_f32 v5, v1, m0, v3
[all …]
H A Dgfx7_asm_vop3_e64.s3 v_mad_legacy_f32 v5, v1, v2, v3
6 v_mad_legacy_f32 v255, v1, v2, v3
12 v_mad_legacy_f32 v5, s1, v2, v3
246 v_mad_f32 v5, v1, v2, v3
255 v_mad_f32 v5, s1, v2, v3
288 v_mad_f32 v5, m0, v2, v3
297 v_mad_f32 v5, 0, v2, v3
300 v_mad_f32 v5, -1, v2, v3
324 v_mad_f32 v5, v1, s2, v3
357 v_mad_f32 v5, v1, m0, v3
[all …]
H A Dvop3-gfx9.s18 v_add3_u32 v1, v2, v3, v4
26 v_and_or_b32 v1, v2, v3, v4
30 v_or3_b32 v1, v2, v3, v4
34 v_pack_b32_f16 v1, v2, v3
50 v_xad_u32 v1, v2, v3, v4
54 v_min3_f16 v1, v2, v3, v4
58 v_min3_i16 v1, v2, v3, v4
62 v_min3_u16 v1, v2, v3, v4
66 v_max3_f16 v1, v2, v3, v4
694 v_add_i32 v1, v2, v3
[all …]
H A Dgfx8_asm_vop3_e64.s3 v_mad_legacy_f32 v5, v1, v2, v3
6 v_mad_legacy_f32 v255, v1, v2, v3
12 v_mad_legacy_f32 v5, s1, v2, v3
246 v_mad_f32 v5, v1, v2, v3
255 v_mad_f32 v5, s1, v2, v3
288 v_mad_f32 v5, m0, v2, v3
297 v_mad_f32 v5, 0, v2, v3
300 v_mad_f32 v5, -1, v2, v3
324 v_mad_f32 v5, v1, s2, v3
357 v_mad_f32 v5, v1, m0, v3
[all …]
H A Dgfx10_asm_vop3.s1744 v_mad_f32 v5, 0, v2, v3
1783 v_mad_f32 v5, v1, 0, v3
2785 v_bfe_u32 v5, 0, v2, v3
2824 v_bfe_u32 v5, v1, 0, v3
2908 v_bfe_i32 v5, 0, v2, v3
2947 v_bfe_i32 v5, v1, 0, v3
3031 v_bfi_b32 v5, 0, v2, v3
3070 v_bfi_b32 v5, v1, 0, v3
3154 v_fma_f32 v5, 0, v2, v3
5125 v_sad_u8 v5, 0, v2, v3
[all …]
H A Ddl-insts.s377 v_dot2_f32_f16 v0, v1, v2, v3
379 v_dot2_i32_i16 v0, v1, v2, v3
381 v_dot2_u32_u16 v0, v1, v2, v3
383 v_dot4_i32_i8 v0, v1, v2, v3
385 v_dot4_u32_u8 v0, v1, v2, v3
387 v_dot8_i32_i4 v0, v1, v2, v3
389 v_dot8_u32_u4 v0, v1, v2, v3
743 v_dot4_i32_i8 v0, v1, v2, v3 clamp
745 v_dot4_u32_u8 v0, v1, v2, v3 clamp
747 v_dot8_i32_i4 v0, v1, v2, v3 clamp
[all …]
H A Dvop3-convert.s237 v_min_i32 v1, v2, v3
241 v_max_i32 v1, v2, v3
245 v_min_u32 v1, v2, v3
249 v_max_u32 v1, v2, v3
280 v_and_b32 v1, v2, v3
284 v_or_b32 v1, v2, v3
288 v_xor_b32 v1, v2, v3
292 v_bfm_b32 v1, v2, v3
316 v_bfm_b32 v1, v2, v3
321 v_add_f16 v1, v2, v3
[all …]
H A Dgfx11_vop123.s6 v_add3_u32 v5, v1, v2, v3
9 v_add3_u32 v255, v1, v2, v3
12 v_add3_u32 v5, v255, v2, v3
15 v_add3_u32 v5, s1, v2, v3
18 v_add3_u32 v5, s101, v2, v3
27 v_add3_u32 v5, m0, v2, v3
36 v_add3_u32 v5, 0, v2, v3
39 v_add3_u32 v5, -1, v2, v3
51 v_add3_u32 v5, v1, s2, v3
63 v_add3_u32 v5, v1, m0, v3
[all …]
H A Dfma-mix.s5 v_fma_mix_f32 v0, v1, v2, v3
9 v_fma_mixlo_f16 v0, v1, v2, v3
13 v_fma_mixhi_f16 v0, v1, v2, v3
21 v_fma_mix_f32 v0, abs(v1), v2, v3
25 v_fma_mix_f32 v0, v1, abs(v2), v3
29 v_fma_mix_f32 v0, v1, v2, abs(v3)
33 v_fma_mix_f32 v0, -v1, v2, v3
37 v_fma_mix_f32 v0, v1, -v2, v3
41 v_fma_mix_f32 v0, v1, v2, -v3
45 v_fma_mix_f32 v0, -abs(v1), v2, v3
[all …]
H A Dmad-mix.s5 v_mad_mix_f32 v0, v1, v2, v3
9 v_mad_mixlo_f16 v0, v1, v2, v3
13 v_mad_mixhi_f16 v0, v1, v2, v3
21 v_mad_mix_f32 v0, abs(v1), v2, v3
25 v_mad_mix_f32 v0, v1, abs(v2), v3
29 v_mad_mix_f32 v0, v1, v2, abs(v3)
33 v_mad_mix_f32 v0, -v1, v2, v3
37 v_mad_mix_f32 v0, v1, -v2, v3
41 v_mad_mix_f32 v0, v1, v2, -v3
45 v_mad_mix_f32 v0, -abs(v1), v2, v3
[all …]
H A Dvop3p-err.s4 v_pk_add_u16 v1, v2, v3 op_sel
7 v_pk_add_u16 v1, v2, v3 op_sel:
10 v_pk_add_u16 v1, v2, v3 op_sel:[
63 v_pk_add_f16 v1, |v2|, v3
66 v_pk_add_f16 v1, abs(v2), v3
69 v_pk_add_f16 v1, v2, |v3|
72 v_pk_add_f16 v1, v2, abs(v3)
75 v_pk_add_f16 v1, -v2, v3
78 v_pk_add_f16 v1, v2, -v3
81 v_pk_add_u16 v1, abs(v2), v3
[all …]
H A Dgfx9_asm_vop3p.s3 v_pk_mad_i16 v5, v1, v2, v3
6 v_pk_mad_i16 v255, v1, v2, v3
9 v_pk_mad_i16 v5, v255, v2, v3
12 v_pk_mad_i16 v5, s1, v2, v3
15 v_pk_mad_i16 v5, s101, v2, v3
33 v_pk_mad_i16 v5, m0, v2, v3
42 v_pk_mad_i16 v5, 0, v2, v3
45 v_pk_mad_i16 v5, -1, v2, v3
63 v_pk_mad_i16 v5, v1, s2, v3
84 v_pk_mad_i16 v5, v1, m0, v3
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/PowerPC/
H A Dvector-reduce-smax.ll552 ; PWR9LE-NEXT: vmaxsw v3, v3, v5
565 ; PWR9BE-NEXT: vmaxsw v3, v3, v5
578 ; PWR10LE-NEXT: vmaxsw v3, v3, v5
591 ; PWR10BE-NEXT: vmaxsw v3, v3, v5
688 ; PWR9LE-NEXT: vmaxsd v3, v3, v5
698 ; PWR9BE-NEXT: vmaxsd v3, v3, v5
708 ; PWR10LE-NEXT: vmaxsd v3, v3, v5
732 ; PWR9LE-NEXT: vmaxsd v3, v3, v7
737 ; PWR9LE-NEXT: vmaxsd v3, v3, v5
746 ; PWR9BE-NEXT: vmaxsd v3, v3, v7
[all …]
H A Dvector-reduce-smin.ll552 ; PWR9LE-NEXT: vminsw v3, v3, v5
565 ; PWR9BE-NEXT: vminsw v3, v3, v5
578 ; PWR10LE-NEXT: vminsw v3, v3, v5
591 ; PWR10BE-NEXT: vminsw v3, v3, v5
688 ; PWR9LE-NEXT: vminsd v3, v3, v5
698 ; PWR9BE-NEXT: vminsd v3, v3, v5
708 ; PWR10LE-NEXT: vminsd v3, v3, v5
732 ; PWR9LE-NEXT: vminsd v3, v3, v7
737 ; PWR9LE-NEXT: vminsd v3, v3, v5
746 ; PWR9BE-NEXT: vminsd v3, v3, v7
[all …]
H A Dvector-reduce-umin.ll552 ; PWR9LE-NEXT: vminuw v3, v3, v5
565 ; PWR9BE-NEXT: vminuw v3, v3, v5
578 ; PWR10LE-NEXT: vminuw v3, v3, v5
591 ; PWR10BE-NEXT: vminuw v3, v3, v5
688 ; PWR9LE-NEXT: vminud v3, v3, v5
698 ; PWR9BE-NEXT: vminud v3, v3, v5
708 ; PWR10LE-NEXT: vminud v3, v3, v5
732 ; PWR9LE-NEXT: vminud v3, v3, v7
737 ; PWR9LE-NEXT: vminud v3, v3, v5
746 ; PWR9BE-NEXT: vminud v3, v3, v7
[all …]
H A Dvector-reduce-umax.ll552 ; PWR9LE-NEXT: vmaxuw v3, v3, v5
565 ; PWR9BE-NEXT: vmaxuw v3, v3, v5
578 ; PWR10LE-NEXT: vmaxuw v3, v3, v5
591 ; PWR10BE-NEXT: vmaxuw v3, v3, v5
688 ; PWR9LE-NEXT: vmaxud v3, v3, v5
698 ; PWR9BE-NEXT: vmaxud v3, v3, v5
708 ; PWR10LE-NEXT: vmaxud v3, v3, v5
732 ; PWR9LE-NEXT: vmaxud v3, v3, v7
737 ; PWR9LE-NEXT: vmaxud v3, v3, v5
746 ; PWR9BE-NEXT: vmaxud v3, v3, v7
[all …]
H A Dvector-reduce-add.ll556 ; PWR9LE-NEXT: vslh v3, v3, v4
558 ; PWR9LE-NEXT: vsrah v3, v3, v4
577 ; PWR9BE-NEXT: vslh v3, v3, v4
579 ; PWR9BE-NEXT: vsrah v3, v3, v4
598 ; PWR10LE-NEXT: vslh v3, v3, v4
619 ; PWR10BE-NEXT: vslh v3, v3, v4
642 ; PWR9LE-NEXT: xxlxor v3, v3, v3
659 ; PWR9BE-NEXT: xxlxor v3, v3, v3
676 ; PWR10LE-NEXT: xxlxor v3, v3, v3
693 ; PWR10BE-NEXT: xxlxor v3, v3, v3
[all …]
H A Dvector-reduce-mul.ll14 ; PWR9LE-NEXT: xxspltw v3, v2, 2
22 ; PWR9BE-NEXT: xxspltw v3, v2, 1
51 ; PWR9LE-NEXT: xxswapd v3, v2
61 ; PWR9BE-NEXT: xxswapd v3, v2
71 ; PWR10LE-NEXT: xxswapd v3, v2
98 ; PWR9LE-NEXT: xxswapd v3, v2
109 ; PWR9BE-NEXT: xxswapd v3, v2
145 ; PWR9LE-NEXT: vmuluwm v3, v3, v5
158 ; PWR9BE-NEXT: vmuluwm v3, v3, v5
171 ; PWR10LE-NEXT: vmuluwm v3, v3, v5
[all …]
/llvm-project-15.0.7/clang/test/OpenMP/
H A Ddeclare_variant_construct_codegen_1.c53 int v1[N], v2[N], v3[N]; in test() local
59 v3[i] = 0; in test()
64 vxv(v1, v2, v3, N); in test()
68 vxv(v1, v2, v3, N); in test()
73 vxv(v1, v2, v3, N); in test()
226 int v1[N], v2[N], v3[N]; in test() local
232 v3[i] = 0; in test()
237 v3[i] = t(v1, v2, v3, i); in test()
244 v3[i] = t(v1, v2, v3, i); in test()
306 v3[i] = 0; in test()
[all …]
/llvm-project-15.0.7/llvm/test/tools/llvm-mca/AArch64/Exynos/
H A Dasimd-ld4.s6 ld4 {v0.s, v1.s, v2.s, v3.s}[0], [sp]
7 ld4r {v0.2s, v1.2s, v2.2s, v3.2s}, [sp]
8 ld4 {v0.2s, v1.2s, v2.2s, v3.2s}, [sp]
10 ld4 {v0.d, v1.d, v2.d, v3.d}[0], [sp]
11 ld4r {v0.2d, v1.2d, v2.2d, v3.2d}, [sp]
12 ld4 {v0.2d, v1.2d, v2.2d, v3.2d}, [sp]
14 ld4 {v0.s, v1.s, v2.s, v3.s}[0], [sp], #16
18 ld4 {v0.d, v1.d, v2.d, v3.d}[0], [sp], #32
22 ld4 {v0.s, v1.s, v2.s, v3.s}[0], [sp], x0
24 ld4 {v0.2s, v1.2s, v2.2s, v3.2s}, [sp], x0
[all …]
/llvm-project-15.0.7/llvm/utils/unittest/googletest/include/gtest/
H A Dgtest_pred_impl.h191 const T3& v3) { in AssertPred3Helper() argument
206 GTEST_ASSERT_(pred_format(#v1, #v2, #v3, v1, v2, v3), \
224 #define EXPECT_PRED3(pred, v1, v2, v3) \ argument
228 #define ASSERT_PRED3(pred, v1, v2, v3) \ argument
248 const T3& v3, in AssertPred4Helper() argument
265 GTEST_ASSERT_(pred_format(#v1, #v2, #v3, #v4, v1, v2, v3, v4), \
285 #define EXPECT_PRED4(pred, v1, v2, v3, v4) \ argument
289 #define ASSERT_PRED4(pred, v1, v2, v3, v4) \ argument
311 const T3& v3, in AssertPred5Helper() argument
330 GTEST_ASSERT_(pred_format(#v1, #v2, #v3, #v4, #v5, v1, v2, v3, v4, v5), \
[all …]
/llvm-project-15.0.7/clang/lib/Headers/
H A Dvelintrin_approx.h14 __vr v2, v3, v4, v5; in _vel_approx_vfdivs_vvvl() local
29 __vr v2, v3, v4, v5; in _vel_approx_pvfdiv_vvvl() local
44 __vr v1, v2, v3, v4; in _vel_approx_vfdivs_vsvl() local
68 __vr v1, v2, v3; in _vel_approx_vfdivd_vsvl() local
77 v3 = _vel_vfmadd_vvvvl(v1, v1, v3, l); in _vel_approx_vfdivd_vsvl()
86 __vr v1, v2, v3; in _vel_approx_vfsqrtd_vvl() local
92 v3 = _vel_vfmuld_vsvl(s1, v3, l); in _vel_approx_vfsqrtd_vvl()
96 v3 = _vel_vfmuld_vsvl(s1, v3, l); in _vel_approx_vfsqrtd_vvl()
103 __vr v1, v2, v3; in _vel_approx_vfsqrts_vvl() local
110 v3 = _vel_vfmuld_vsvl(s1, v3, l); in _vel_approx_vfsqrts_vvl()
[all …]

12345678910>>...70