Home
last modified time | relevance | path

Searched refs:tmp4 (Results 1 – 25 of 1143) sorted by relevance

12345678910>>...46

/llvm-project-15.0.7/llvm/test/CodeGen/ARM/
H A Dfp16-vminmaxnm-vector.ll14 ret <4 x half> %tmp4
23 ret <4 x half> %tmp4
32 ret <4 x half> %tmp4
41 ret <4 x half> %tmp4
50 ret <4 x half> %tmp4
59 ret <4 x half> %tmp4
68 ret <4 x half> %tmp4
77 ret <4 x half> %tmp4
88 ret <4 x half> %tmp4
97 ret <4 x half> %tmp4
[all …]
H A Dvsra.ll10 ret <8 x i8> %tmp4
20 ret <4 x i16> %tmp4
30 ret <2 x i32> %tmp4
40 ret <1 x i64> %tmp4
50 ret <16 x i8> %tmp4
60 ret <8 x i16> %tmp4
70 ret <4 x i32> %tmp4
80 ret <2 x i64> %tmp4
90 ret <8 x i8> %tmp4
100 ret <4 x i16> %tmp4
[all …]
H A Dvicmp.ll16 %tmp4 = sext <8 x i1> %tmp3 to <8 x i8>
17 ret <8 x i8> %tmp4
28 ret <4 x i16> %tmp4
39 ret <2 x i32> %tmp4
50 ret <16 x i8> %tmp4
61 ret <8 x i16> %tmp4
72 ret <4 x i32> %tmp4
82 ret <16 x i8> %tmp4
92 ret <4 x i16> %tmp4
102 ret <4 x i16> %tmp4
[all …]
H A Dvfcmp.ll14 ret <2 x i32> %tmp4
25 ret <2 x i32> %tmp4
36 ret <2 x i32> %tmp4
48 ret <2 x i32> %tmp4
60 ret <2 x i32> %tmp4
72 ret <2 x i32> %tmp4
84 ret <2 x i32> %tmp4
98 ret <2 x i32> %tmp4
111 ret <2 x i32> %tmp4
125 ret <2 x i32> %tmp4
[all …]
H A Dvaba.ll10 %tmp5 = add <8 x i8> %tmp1, %tmp4
21 %tmp5 = add <4 x i16> %tmp1, %tmp4
32 %tmp5 = add <2 x i32> %tmp1, %tmp4
43 %tmp5 = add <8 x i8> %tmp1, %tmp4
54 %tmp5 = add <4 x i16> %tmp1, %tmp4
65 %tmp5 = add <2 x i32> %tmp1, %tmp4
76 %tmp5 = add <16 x i8> %tmp1, %tmp4
87 %tmp5 = add <8 x i16> %tmp1, %tmp4
98 %tmp5 = add <4 x i32> %tmp1, %tmp4
109 %tmp5 = add <16 x i8> %tmp1, %tmp4
[all …]
H A Dvld3.ll23 ret <8 x i8> %tmp4
34 ret <4 x i16> %tmp4
49 ret <4 x i16> %tmp4
60 ret <2 x i32> %tmp4
71 ret <2 x float> %tmp4
83 ret <1 x i64> %tmp4
121 ret <16 x i8> %tmp4
133 ret <8 x i16> %tmp4
145 ret <4 x i32> %tmp4
161 ret <4 x i32> %tmp4
[all …]
H A Dvmls.ll9 %tmp4 = mul <8 x i8> %B, %C
10 %tmp5 = sub <8 x i8> %A, %tmp4
19 %tmp4 = mul <4 x i16> %B, %C
20 %tmp5 = sub <4 x i16> %A, %tmp4
29 %tmp4 = mul <2 x i32> %B, %C
30 %tmp5 = sub <2 x i32> %A, %tmp4
39 %tmp4 = fmul <2 x float> %B, %C
49 %tmp4 = mul <16 x i8> %B, %C
50 %tmp5 = sub <16 x i8> %A, %tmp4
59 %tmp4 = mul <8 x i16> %B, %C
[all …]
H A Dvmla.ll9 %tmp4 = mul <8 x i8> %B, %C
10 %tmp5 = add <8 x i8> %A, %tmp4
19 %tmp4 = mul <4 x i16> %B, %C
20 %tmp5 = add <4 x i16> %A, %tmp4
29 %tmp4 = mul <2 x i32> %B, %C
30 %tmp5 = add <2 x i32> %A, %tmp4
39 %tmp4 = fmul <2 x float> %B, %C
49 %tmp4 = mul <16 x i8> %B, %C
50 %tmp5 = add <16 x i8> %A, %tmp4
59 %tmp4 = mul <8 x i16> %B, %C
[all …]
H A Dvld4.ll22 ret <8 x i8> %tmp4
36 ret <8 x i8> %tmp4
48 ret <4 x i16> %tmp4
60 ret <2 x i32> %tmp4
71 ret <2 x float> %tmp4
83 ret <1 x i64> %tmp4
121 ret <16 x i8> %tmp4
134 ret <8 x i16> %tmp4
150 ret <8 x i16> %tmp4
162 ret <4 x i32> %tmp4
[all …]
H A Dvld2.ll22 ret <8 x i8> %tmp4
34 ret <4 x i16> %tmp4
45 ret <2 x i32> %tmp4
56 ret <2 x float> %tmp4
71 ret <2 x float> %tmp4
83 ret <1 x i64> %tmp4
94 ret <16 x i8> %tmp4
108 ret <16 x i8> %tmp4
120 ret <8 x i16> %tmp4
132 ret <4 x i32> %tmp4
[all …]
H A Dvsub.ll271 %tmp4 = sub <8 x i16> %A, %tmp3
272 ret <8 x i16> %tmp4
281 %tmp4 = sub <4 x i32> %A, %tmp3
282 ret <4 x i32> %tmp4
291 %tmp4 = sub <2 x i64> %A, %tmp3
292 ret <2 x i64> %tmp4
301 %tmp4 = sub <8 x i16> %A, %tmp3
302 ret <8 x i16> %tmp4
311 %tmp4 = sub <4 x i32> %A, %tmp3
312 ret <4 x i32> %tmp4
[all …]
H A Dvadd.ll271 %tmp4 = add <8 x i16> %A, %tmp3
272 ret <8 x i16> %tmp4
281 %tmp4 = add <4 x i32> %A, %tmp3
282 ret <4 x i32> %tmp4
291 %tmp4 = add <2 x i64> %A, %tmp3
292 ret <2 x i64> %tmp4
301 %tmp4 = add <8 x i16> %A, %tmp3
302 ret <8 x i16> %tmp4
311 %tmp4 = add <4 x i32> %A, %tmp3
312 ret <4 x i32> %tmp4
[all …]
H A Dvceq.ll15 %tmp4 = sext <8 x i1> %tmp3 to <8 x i8>
16 ret <8 x i8> %tmp4
30 %tmp4 = sext <4 x i1> %tmp3 to <4 x i16>
31 ret <4 x i16> %tmp4
46 ret <2 x i32> %tmp4
61 ret <2 x i32> %tmp4
77 ret <16 x i8> %tmp4
93 ret <8 x i16> %tmp4
109 ret <4 x i32> %tmp4
125 ret <4 x i32> %tmp4
[all …]
H A Dvcge.ll16 ret <8 x i8> %tmp4
31 ret <4 x i16> %tmp4
46 ret <2 x i32> %tmp4
61 ret <8 x i8> %tmp4
76 ret <4 x i16> %tmp4
91 ret <2 x i32> %tmp4
106 ret <2 x i32> %tmp4
122 ret <16 x i8> %tmp4
138 ret <8 x i16> %tmp4
154 ret <4 x i32> %tmp4
[all …]
/llvm-project-15.0.7/libc/AOR_v20.02/string/aarch64/
H A Dstrcpy.S38 #define tmp4 x11 macro
118 rev tmp4, data2
119 sub tmp3, tmp4, zeroones
120 orr tmp4, tmp4, #REP8_7f
127 orr tmp4, data2, #REP8_7f
281 lsr tmp4, data2, tmp2
283 orr tmp4, tmp4, data1a
287 rev tmp4, data2
291 orr tmp4, tmp4, #REP8_7f
294 lsl tmp4, data2, tmp2
[all …]
H A Dstrlen.S33 #define tmp4 x7 macro
94 orr tmp4, data2, REP8_7f
96 bic has_nul2, tmp3, tmp4
134 orr tmp4, data2, REP8_7f
136 bic has_nul2, tmp3, tmp4
168 orr tmp4, data2, REP8_7f
170 bic has_nul2, tmp3, tmp4
177 orr tmp4, data2, REP8_7f
179 bic has_nul2, tmp3, tmp4
191 mov tmp4, -1
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/AArch64/
H A Darm64-vsra.ll10 ret <8 x i8> %tmp4
20 ret <4 x i16> %tmp4
30 ret <2 x i32> %tmp4
40 ret <16 x i8> %tmp4
50 ret <8 x i16> %tmp4
60 ret <4 x i32> %tmp4
70 ret <2 x i64> %tmp4
80 ret <8 x i8> %tmp4
90 ret <4 x i16> %tmp4
100 ret <2 x i32> %tmp4
[all …]
H A Dneon-compare-instructions.ll19 ret <8 x i8> %tmp4
36 ret <16 x i8> %tmp4
53 ret <4 x i16> %tmp4
70 ret <8 x i16> %tmp4
87 ret <2 x i32> %tmp4
104 ret <4 x i32> %tmp4
121 ret <2 x i64> %tmp4
140 ret <8 x i8> %tmp4
159 ret <16 x i8> %tmp4
178 ret <4 x i16> %tmp4
[all …]
H A Darm64-fmuladd.ll10 %tmp4 = call float @llvm.fmuladd.f32(float %tmp1, float %tmp2, float %tmp3)
11 ret float %tmp4
21 …%tmp4 = call <2 x float> @llvm.fmuladd.v2f32(<2 x float> %tmp1, <2 x float> %tmp2, <2 x float> %tm…
22 ret <2 x float> %tmp4
32 …%tmp4 = call <4 x float> @llvm.fmuladd.v4f32(<4 x float> %tmp1, <4 x float> %tmp2, <4 x float> %tm…
33 ret <4 x float> %tmp4
45 ret <8 x float> %tmp4
55 %tmp4 = call double @llvm.fmuladd.f64(double %tmp1, double %tmp2, double %tmp3)
56 ret double %tmp4
67 ret <2 x double> %tmp4
[all …]
/llvm-project-15.0.7/llvm/test/Transforms/SLPVectorizer/X86/
H A Dreduction-same-vals.ll29 %tmp5 = mul i32 %tmp, %tmp4
30 %tmp6 = mul i32 %tmp5, %tmp4
31 %tmp7 = mul i32 %tmp6, %tmp4
32 %tmp8 = mul i32 %tmp7, %tmp4
33 %tmp9 = mul i32 %tmp8, %tmp4
34 %tmp10 = mul i32 %tmp9, %tmp4
35 %tmp11 = mul i32 %tmp10, %tmp4
36 %tmp12 = mul i32 %tmp11, %tmp4
37 %tmp13 = mul i32 %tmp12, %tmp4
38 %tmp14 = mul i32 %tmp13, %tmp4
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/AArch64/GlobalISel/
H A Dselect-bitfield-insert.ll17 %out = or i32 %tmp3, %tmp4
29 %tmp4 = and i32 %in2, 255
30 %out = or i32 %tmp3, %tmp4
42 %tmp4 = and i32 %in2, 1
43 %out = or i32 %tmp3, %tmp4
81 %tmp4 = and i64 %in2, 255
94 %tmp4 = and i64 %in2, 1
107 %tmp4 = and i64 %in2, 1
130 %tmp4 = and i64 %in2, 1
153 %tmp4 = and i64 %in2, 1
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/X86/
H A Dfold-and-shift-x86_64.ll13 %tmp4 = and i64 %tmp2, -1020
14 %tmp7 = getelementptr i8, ptr %X, i64 %tmp4
28 %tmp4 = and i64 %tmp2, -56
29 %tmp7 = getelementptr i8, ptr %X, i64 %tmp4
43 %tmp4 = and i64 %tmp2, 17179869180
44 %tmp7 = getelementptr i8, ptr %X, i64 %tmp4
58 %tmp4 = and i64 %tmp2, 17179869176
59 %tmp7 = getelementptr i8, ptr %X, i64 %tmp4
73 %tmp4 = and i64 %tmp2, 17178869176
74 %tmp7 = getelementptr i8, ptr %X, i64 %tmp4
[all …]
/llvm-project-15.0.7/llvm/test/Transforms/Reassociate/
H A Drepeats.ll43 %tmp4 = mul i8 %tmp3, 3
44 ret i8 %tmp4
57 %tmp4 = mul i3 %tmp3, %x
58 ret i3 %tmp4
70 %tmp4 = mul i3 %tmp3, %x
71 %tmp5 = mul i3 %tmp4, %x
84 %tmp4 = mul i3 %tmp3, %x
85 %tmp5 = mul i3 %tmp4, %x
99 %tmp4 = mul i4 %tmp3, %x
100 %tmp5 = mul i4 %tmp4, %x
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/AMDGPU/
H A Dpk_max_f16_literal.ll13 …%tmp4 = tail call <2 x half> @llvm.maxnum.v2f16(<2 x half> %tmp3, <2 x half> <half 0xH0000, half 0…
14 store <2 x half> %tmp4, <2 x half> addrspace(1)* %tmp2, align 4
27 store <2 x half> %tmp4, <2 x half> addrspace(1)* %tmp2, align 4
40 store <2 x half> %tmp4, <2 x half> addrspace(1)* %tmp2, align 4
53 store <2 x half> %tmp4, <2 x half> addrspace(1)* %tmp2, align 4
66 store <2 x half> %tmp4, <2 x half> addrspace(1)* %tmp2, align 4
79 store <2 x half> %tmp4, <2 x half> addrspace(1)* %tmp2, align 4
92 store <2 x half> %tmp4, <2 x half> addrspace(1)* %tmp2, align 4
107 store <2 x half> %tmp4, <2 x half> addrspace(1)* %tmp2, align 4
122 store <2 x half> %tmp4, <2 x half> addrspace(1)* %tmp2, align 4
[all …]
/llvm-project-15.0.7/llvm/test/Transforms/IndVarSimplify/X86/
H A Dreplace-iv-with-loop-invariant.ll14 %tmp4 = call i32* @wobble(i64* nonnull %tmp, i32* null)
15 %tmp5 = load i32, i32* %tmp4, align 8
29 %tmp4 = call i32* @wobble(i64* nonnull %tmp, i32* inttoptr (i64 4 to i32*))
30 %tmp5 = load i32, i32* %tmp4
44 %tmp4 = call i32* @wobble(i64* nonnull %tmp, i32* @G)
45 %tmp5 = load i32, i32* %tmp4
60 %tmp4 = call i32* @wobble(i64* nonnull %tmp, i32* %loop.invariant)
61 %tmp5 = load i32, i32* %tmp4
77 %tmp4 = call i32* @wobble(i64* nonnull %tmp, i32* %ptr)
78 %tmp5 = load i32, i32* %tmp4

12345678910>>...46