Home
last modified time | relevance | path

Searched refs:tmp3 (Results 1 – 25 of 1199) sorted by relevance

12345678910>>...48

/llvm-project-15.0.7/llvm/test/CodeGen/AArch64/
H A Darm64-cvt.ll11 ret i32 %tmp3
19 ret i64 %tmp3
27 ret i32 %tmp3
35 ret i64 %tmp3
51 ret i32 %tmp3
59 ret i64 %tmp3
67 ret i32 %tmp3
75 ret i64 %tmp3
91 ret i32 %tmp3
99 ret i64 %tmp3
[all …]
H A Darm64-vcvt.ll13 ret <2 x i32> %tmp3
23 ret <4 x i32> %tmp3
33 ret <2 x i64> %tmp3
42 ret <1 x i64> %tmp3
56 ret <2 x i32> %tmp3
65 ret <4 x i32> %tmp3
74 ret <2 x i64> %tmp3
83 ret <1 x i64> %tmp3
97 ret <2 x i32> %tmp3
106 ret <4 x i32> %tmp3
[all …]
H A Darm64-vmovn.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
66 ret <8 x i8> %tmp3
75 ret <4 x i16> %tmp3
84 ret <2 x i32> %tmp3
127 ret <8 x i8> %tmp3
136 ret <4 x i16> %tmp3
145 ret <2 x i32> %tmp3
188 ret <8 x i8> %tmp3
[all …]
H A Darm64-vshift.ll9 ret <8 x i8> %tmp3
53 ret i64 %tmp3
61 ret i64 %tmp3
186 ret i64 %tmp3
194 ret i64 %tmp3
272 ret i64 %tmp3
282 ret i64 %tmp3
337 ret i64 %tmp3
347 ret i64 %tmp3
1573 ret i64 %tmp3
[all …]
H A Darm64-vsqrt.ll9 ret <2 x float> %tmp3
18 ret <4 x float> %tmp3
27 ret <2 x double> %tmp3
41 ret <2 x float> %tmp3
50 ret <4 x float> %tmp3
95 ret float %tmp3
103 ret double %tmp3
117 ret float %tmp3
125 ret double %tmp3
160 ret float %tmp3
[all …]
H A Darm64-neon-add-sub.ll6 ret <8 x i8> %tmp3
12 ret <16 x i8> %tmp3
18 ret <4 x i16> %tmp3
24 ret <8 x i16> %tmp3
30 ret <2 x i32> %tmp3
36 ret <4 x i32> %tmp3
42 ret <2 x i64> %tmp3
65 ret <8 x i8> %tmp3
71 ret <16 x i8> %tmp3
77 ret <4 x i16> %tmp3
[all …]
H A Darm64-vsra.ll9 %tmp4 = add <8 x i8> %tmp1, %tmp3
19 %tmp4 = add <4 x i16> %tmp1, %tmp3
29 %tmp4 = add <2 x i32> %tmp1, %tmp3
39 %tmp4 = add <16 x i8> %tmp1, %tmp3
49 %tmp4 = add <8 x i16> %tmp1, %tmp3
59 %tmp4 = add <4 x i32> %tmp1, %tmp3
69 %tmp4 = add <2 x i64> %tmp1, %tmp3
79 %tmp4 = add <8 x i8> %tmp1, %tmp3
89 %tmp4 = add <4 x i16> %tmp1, %tmp3
147 %tmp3 = ashr <1 x i64> %B, < i64 63 >
[all …]
H A Darm64-tbl.ll7 ret <8 x i8> %tmp3
14 ret <16 x i8> %tmp3
21 ret <8 x i8> %tmp3
28 ret <16 x i8> %tmp3
35 ret <8 x i8> %tmp3
42 ret <16 x i8> %tmp3
49 ret <8 x i8> %tmp3
56 ret <16 x i8> %tmp3
72 ret <8 x i8> %tmp3
86 ret <8 x i8> %tmp3
[all …]
H A Darm64-vqadd.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
36 ret <8 x i8> %tmp3
45 ret <4 x i16> %tmp3
54 ret <2 x i32> %tmp3
63 ret <16 x i8> %tmp3
72 ret <8 x i16> %tmp3
81 ret <4 x i32> %tmp3
90 ret <2 x i64> %tmp3
[all …]
H A Darm64-mul.ll17 %tmp3 = mul i128 %tmp1, %tmp2
18 ret i128 %tmp3
32 ret i128 %tmp3
44 ret i64 %tmp3
56 ret i64 %tmp3
68 %tmp4 = add i64 %c, %tmp3
81 %tmp4 = sub i64 %c, %tmp3
94 %tmp4 = sub i64 0, %tmp3
107 %tmp4 = sub i64 0, %tmp3
152 %tmp4 = sub i64 0, %tmp3
[all …]
H A Darm64-vhsub.ll9 ret <8 x i8> %tmp3
18 ret <16 x i8> %tmp3
27 ret <4 x i16> %tmp3
36 ret <8 x i16> %tmp3
45 ret <2 x i32> %tmp3
54 ret <4 x i32> %tmp3
63 ret <8 x i8> %tmp3
72 ret <16 x i8> %tmp3
81 ret <4 x i16> %tmp3
90 ret <8 x i16> %tmp3
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/ARM/
H A Dfp16-vminmaxnm-vector.ll12 %tmp3 = fcmp fast ogt <4 x half> %A, %B
21 %tmp3 = fcmp fast ogt <4 x half> %A, %B
30 %tmp3 = fcmp fast oge <4 x half> %A, %B
39 %tmp3 = fcmp fast oge <4 x half> %A, %B
48 %tmp3 = fcmp fast olt <4 x half> %A, %B
57 %tmp3 = fcmp fast olt <4 x half> %A, %B
66 %tmp3 = fcmp fast ole <4 x half> %A, %B
75 %tmp3 = fcmp fast ole <4 x half> %A, %B
86 %tmp3 = fcmp fast ugt <4 x half> %A, %B
95 %tmp3 = fcmp fast ugt <4 x half> %A, %B
[all …]
H A Dvsub.ll10 ret <8 x i8> %tmp3
19 ret <4 x i16> %tmp3
28 ret <2 x i32> %tmp3
37 ret <1 x i64> %tmp3
46 ret <2 x float> %tmp3
55 ret <16 x i8> %tmp3
64 ret <8 x i16> %tmp3
73 ret <4 x i32> %tmp3
82 ret <2 x i64> %tmp3
100 ret <8 x i8> %tmp3
[all …]
H A Dvadd.ll10 ret <8 x i8> %tmp3
19 ret <4 x i16> %tmp3
28 ret <2 x i32> %tmp3
37 ret <1 x i64> %tmp3
46 ret <2 x float> %tmp3
55 ret <16 x i8> %tmp3
64 ret <8 x i16> %tmp3
73 ret <4 x i32> %tmp3
82 ret <2 x i64> %tmp3
100 ret <8 x i8> %tmp3
[all …]
H A Dneon-vqaddsub-upgrade.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
36 ret <1 x i64> %tmp3
45 ret <8 x i8> %tmp3
54 ret <4 x i16> %tmp3
63 ret <2 x i32> %tmp3
72 ret <1 x i64> %tmp3
81 ret <16 x i8> %tmp3
90 ret <8 x i16> %tmp3
[all …]
H A Dvsra.ll9 %tmp4 = add <8 x i8> %tmp1, %tmp3
19 %tmp4 = add <4 x i16> %tmp1, %tmp3
29 %tmp4 = add <2 x i32> %tmp1, %tmp3
38 %tmp3 = ashr <1 x i64> %tmp2, < i64 63 >
39 %tmp4 = add <1 x i64> %tmp1, %tmp3
49 %tmp4 = add <16 x i8> %tmp1, %tmp3
59 %tmp4 = add <8 x i16> %tmp1, %tmp3
69 %tmp4 = add <4 x i32> %tmp1, %tmp3
79 %tmp4 = add <2 x i64> %tmp1, %tmp3
89 %tmp4 = add <8 x i8> %tmp1, %tmp3
[all …]
H A Dvhadd.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
36 ret <8 x i8> %tmp3
45 ret <4 x i16> %tmp3
54 ret <2 x i32> %tmp3
63 ret <16 x i8> %tmp3
72 ret <8 x i16> %tmp3
81 ret <4 x i32> %tmp3
90 ret <16 x i8> %tmp3
[all …]
H A Dvabd.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
36 ret <8 x i8> %tmp3
45 ret <4 x i16> %tmp3
54 ret <2 x i32> %tmp3
72 ret <16 x i8> %tmp3
81 ret <8 x i16> %tmp3
90 ret <4 x i32> %tmp3
99 ret <16 x i8> %tmp3
[all …]
H A Dvminmax.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
36 ret <8 x i8> %tmp3
45 ret <4 x i16> %tmp3
54 ret <2 x i32> %tmp3
72 ret <16 x i8> %tmp3
81 ret <8 x i16> %tmp3
90 ret <4 x i32> %tmp3
99 ret <16 x i8> %tmp3
[all …]
H A Dvqsub.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
36 ret <1 x i64> %tmp3
45 ret <8 x i8> %tmp3
54 ret <4 x i16> %tmp3
63 ret <2 x i32> %tmp3
72 ret <1 x i64> %tmp3
81 ret <16 x i8> %tmp3
90 ret <8 x i16> %tmp3
[all …]
H A Dvqadd.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
36 ret <1 x i64> %tmp3
45 ret <8 x i8> %tmp3
54 ret <4 x i16> %tmp3
63 ret <2 x i32> %tmp3
72 ret <1 x i64> %tmp3
81 ret <16 x i8> %tmp3
90 ret <8 x i16> %tmp3
[all …]
H A Dvshiftins.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
36 ret <1 x i64> %tmp3
45 ret <16 x i8> %tmp3
54 ret <8 x i16> %tmp3
63 ret <4 x i32> %tmp3
72 ret <2 x i64> %tmp3
81 ret <8 x i8> %tmp3
90 ret <4 x i16> %tmp3
[all …]
H A Dvicmp.ll15 %tmp3 = icmp ne <8 x i8> %tmp1, %tmp2
16 %tmp4 = sext <8 x i1> %tmp3 to <8 x i8>
26 %tmp3 = icmp ne <4 x i16> %tmp1, %tmp2
37 %tmp3 = icmp ne <2 x i32> %tmp1, %tmp2
48 %tmp3 = icmp ne <16 x i8> %tmp1, %tmp2
59 %tmp3 = icmp ne <8 x i16> %tmp1, %tmp2
70 %tmp3 = icmp ne <4 x i32> %tmp1, %tmp2
80 %tmp3 = icmp slt <16 x i8> %tmp1, %tmp2
90 %tmp3 = icmp sle <4 x i16> %tmp1, %tmp2
100 %tmp3 = icmp ult <4 x i16> %tmp1, %tmp2
[all …]
H A Dvpminmax.ll9 ret <8 x i8> %tmp3
18 ret <4 x i16> %tmp3
27 ret <2 x i32> %tmp3
36 ret <8 x i8> %tmp3
45 ret <4 x i16> %tmp3
54 ret <2 x i32> %tmp3
82 ret <8 x i8> %tmp3
91 ret <4 x i16> %tmp3
100 ret <2 x i32> %tmp3
109 ret <8 x i8> %tmp3
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/AArch64/GlobalISel/
H A Dselect-bitfield-insert.ll15 %tmp3 = shl i32 %in1, 31
17 %out = or i32 %tmp3, %tmp4
28 %tmp3 = shl i32 %in1, 8
30 %out = or i32 %tmp3, %tmp4
41 %tmp3 = shl i32 %in1, 1
54 %tmp3 = shl i64 %in1, 63
67 %tmp3 = shl i64 %in1, 31
80 %tmp3 = shl i64 %in1, 8
93 %tmp3 = shl i64 %in1, 1
106 %tmp3 = shl i64 %in1, 1
[all …]

12345678910>>...48