Home
last modified time | relevance | path

Searched refs:rem (Results 1 – 25 of 330) sorted by relevance

12345678910>>...14

/llvm-project-15.0.7/llvm/test/CodeGen/PowerPC/
H A Dshift_mask.ll11 %rem = and i8 %b, 7
12 %shl = shl i8 %a, %rem
22 %rem = and i16 %b, 15
23 %shl = shl i16 %a, %rem
33 %rem = and i32 %b, 31
34 %shl = shl i32 %a, %rem
44 %rem = and i64 %b, 63
45 %shl = shl i64 %a, %rem
96 %rem = and i8 %b, 7
108 %rem = and i16 %b, 15
[all …]
H A Dppc64-P9-mod.ll23 %rem = srem i32 %a, %b
39 %rem = urem i32 %a, %b
40 ret i32 %rem
54 %rem = srem i64 %a, %b
55 ret i64 %rem
69 %rem = urem i64 %a, %b
85 %rem = srem i32 %a, %b
111 %rem = srem i32 %a, %c
216 %rem = srem i32 %a, 3
217 ret i32 %rem
[all …]
H A Dp10-vector-modulo.ll44 %rem = urem <2 x i64> %a, %b
45 ret <2 x i64> %rem
54 %rem = srem <2 x i64> %a, %b
55 ret <2 x i64> %rem
64 %rem = urem <4 x i32> %a, %b
65 ret <4 x i32> %rem
74 %rem = srem <4 x i32> %a, %b
75 ret <4 x i32> %rem
86 %rem = urem <2 x i64> %a, %b
100 %rem = srem <2 x i64> %a, %b
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/NVPTX/
H A Ddivrem-combine.ll9 ; rem = n % d
14 ; rem = n - (n / d) * d
23 ; O0: rem.s32
27 %rem = srem i32 %n, %d
31 ; O2: st{{.*}}[[rem]]
41 ; O0: rem.u32
62 ; CHECK: rem.s32
73 ; CHECK: rem.u32
86 ; CHECK: rem.s32
97 ; CHECK: rem.s32
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/AMDGPU/GlobalISel/
H A Dcombine-urem-pow-2.mir20 %rem:_(s32) = G_UREM %var, %const
21 $vgpr0 = COPY %rem
39 $vgpr0 = COPY %rem
59 $vgpr0 = COPY %rem
85 $vgpr0 = COPY %rem
111 $vgpr0_vgpr1 = COPY %rem
137 $vgpr0_vgpr1 = COPY %rem
163 $vgpr0 = COPY %rem
193 $vgpr0 = COPY %rem
215 $vgpr0_vgpr1 = COPY %rem
[all …]
H A Dprelegalizer-combiner-divrem.mir26 %rem:_(s32) = G_SREM %src1:_(s32), %src2:_(s32)
99 %rem:_(s32) = G_SREM %src1:_(s32), %src2:_(s32)
176 %rem:_(s32) = G_UREM %src1:_(s32), %src2:_(s32)
249 %rem:_(s32) = G_UREM %src1:_(s32), %src2:_(s32)
334 %rem:_(s32) = G_SREM %src1:_(s32), %src2:_(s32)
365 %rem:_(s32) = G_SREM %src1:_(s32), %src2:_(s32)
398 %rem:_(s32) = G_SREM %src1:_(s32), %src2:_(s32)
420 ; CHECK-NEXT: %rem:_(s32) = G_SREM %src1, %src3
429 %rem:_(s32) = G_SREM %src1:_(s32), %src3:_(s32)
447 ; CHECK-NEXT: %rem:_(s32) = G_SREM %src2, %src1
[all …]
H A Dpostlegalizer-combiner-divrem.mir21 ; CHECK-NEXT: %rem:_(s32) = G_SREM %src1, %src2
29 %rem:_(s32) = G_SREM %src1:_(s32), %src2:_(s32)
46 ; CHECK-NEXT: %rem:_(s32) = G_SREM %src1, %src2
54 %rem:_(s32) = G_SREM %src1:_(s32), %src2:_(s32)
75 ; CHECK-NEXT: %rem:_(s32) = G_UREM %src1, %src2
83 %rem:_(s32) = G_UREM %src1:_(s32), %src2:_(s32)
100 ; CHECK-NEXT: %rem:_(s32) = G_UREM %src1, %src2
108 %rem:_(s32) = G_UREM %src1:_(s32), %src2:_(s32)
184 ; CHECK-NEXT: %rem:_(s32) = G_SREM %src1, %src2
195 %rem:_(s32) = G_SREM %src1:_(s32), %src2:_(s32)
[all …]
/llvm-project-15.0.7/llvm/test/Transforms/InstCombine/
H A Dmodulo.ll10 %rem.i = srem i32 %x, 2
11 %cmp.i = icmp slt i32 %rem.i, 0
13 %ret.i = add nsw i32 %add.i, %rem.i
37 %rem.i = srem i32 %x, 3
38 %cmp.i = icmp slt i32 %rem.i, 0
64 %rem.i = srem i32 %x, 4
65 %cmp.i = icmp slt i32 %rem.i, 0
91 %rem.i = srem i32 %x, 7
92 %cmp.i = icmp slt i32 %rem.i, 0
118 %rem.i = srem i32 %x, 32
[all …]
H A Dsrem-via-sdiv-mul-sub.ll28 %rem = sub i8 %x, %roundXdownToMultipleOfY
29 ret i8 %rem
44 ret <2 x i8> %rem
62 %rem = sub i8 %x, %roundXdownToMultipleOfY
63 ret i8 %rem
83 %rem = sub i8 %x, %roundXdownToMultipleOfY
84 ret i8 %rem
100 %rem = sub i8 %x1, %roundXdownToMultipleOfY
101 ret i8 %rem
115 %rem = sub i8 %x, %roundXdownToMultipleOfY
[all …]
H A Durem-via-udiv-mul-sub.ll28 %rem = sub i8 %x, %roundXdownToMultipleOfY
29 ret i8 %rem
44 ret <2 x i8> %rem
62 %rem = sub i8 %x, %roundXdownToMultipleOfY
63 ret i8 %rem
83 %rem = sub i8 %x, %roundXdownToMultipleOfY
84 ret i8 %rem
100 %rem = sub i8 %x1, %roundXdownToMultipleOfY
101 ret i8 %rem
115 %rem = sub i8 %x, %roundXdownToMultipleOfY
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/AVR/
H A Drem.ll9 %rem = urem i8 %a, %b
10 ret i8 %rem
19 %rem = srem i8 %a, %b
20 ret i8 %rem
28 %rem = urem i16 %a, %b
29 ret i16 %rem
37 %rem = srem i16 %a, %b
38 ret i16 %rem
46 %rem = urem i32 %a, %b
47 ret i32 %rem
[all …]
/llvm-project-15.0.7/llvm/test/Transforms/InstSimplify/
H A Dsrem.ll9 %rem = srem i32 %negx, %x
10 ret i32 %rem
18 %rem = srem <2 x i32> %negx, %x
19 ret <2 x i32> %rem
28 %rem = srem i32 %xy, %yx
29 ret i32 %rem
39 ret <2 x i32> %rem
48 ret <3 x i32> %rem
59 ret <2 x i32> %rem
67 %rem = srem i32 %x, %negx
[all …]
H A Dsigned-div-rem.ll171 ret i32 %rem
182 ret i32 %rem
192 ret i32 %rem
203 ret i32 %rem
213 ret i32 %rem
224 ret i32 %rem
234 ret i32 %rem
245 ret i32 %rem
255 ret i32 %rem
266 ret i32 %rem
[all …]
/llvm-project-15.0.7/compiler-rt/lib/builtins/
H A Dudivmoddi4.c43 if (rem) in __udivmoddi4()
50 if (rem) in __udivmoddi4()
51 *rem = n.s.low; in __udivmoddi4()
60 if (rem) in __udivmoddi4()
69 if (rem) { in __udivmoddi4()
80 if (rem) { in __udivmoddi4()
93 if (rem) in __udivmoddi4()
111 if (rem) in __udivmoddi4()
151 if (rem) in __udivmoddi4()
193 if (rem) in __udivmoddi4()
[all …]
/llvm-project-15.0.7/llvm/test/MC/Mips/
H A Dmacro-rem.s6 rem $4,$5
32 rem $4,$0
36 rem $4,0
40 rem $0,0
44 rem $4,1
48 rem $4,-1
52 rem $4,2
128 rem $4,$5,0
132 rem $4,$0,0
136 rem $4,$5,1
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/X86/
H A Ddiv-rem-simplify.ll4 ; Div/rem by zero is undef.
10 %rem = srem i32 %x, 0
11 ret i32 %rem
18 %rem = urem i32 %x, 0
19 ret i32 %rem
45 ret <4 x i32> %rem
53 ret <4 x i32> %rem
81 ret i32 %rem
90 ret i32 %rem
120 ret <4 x i32> %rem
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/ARM/
H A Ddivmod-eabi.ll33 %rem = srem i32 %conv, %conv1
68 %rem = srem i32 %a, %b
100 %rem = urem i32 %a, %b
130 %rem = srem i64 %a, %b
157 %rem = srem i16 %a, %b
177 %rem = srem i32 %a, %b
198 %rem = srem i32 %a, %b
203 ret i32 %rem
214 %rem = srem i32 %a, %b
222 %rem1 = srem i32 %b, %rem
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/SystemZ/
H A Dint-div-03.ll29 %rem = srem i64 %a, %bext
30 store i64 %rem, i64 *%dest
44 %rem = srem i64 %a, %bext
45 %or = or i64 %rem, %div
113 %or = or i64 %rem, %div
126 ret i64 %rem
140 ret i64 %rem
152 ret i64 %rem
164 ret i64 %rem
178 ret i64 %rem
[all …]
H A Dint-div-01.ll26 %rem = srem i32 %a, %b
42 %rem = srem i32 %a, %b
43 %or = or i32 %rem, %div
58 %rem = srem i32 %a, %b
75 %rem = srem i32 %a, %b
131 ret i32 %rem
144 ret i32 %rem
155 ret i32 %rem
166 ret i32 %rem
179 ret i32 %rem
[all …]
H A Dint-div-04.ll26 %rem = srem i64 %a, %b
41 %rem = srem i64 %a, %b
42 %or = or i64 %rem, %div
67 %rem = srem i64 %a, %b
83 %rem = srem i64 %a, %b
96 ret i64 %rem
109 ret i64 %rem
120 ret i64 %rem
131 ret i64 %rem
144 ret i64 %rem
[all …]
H A Dint-div-02.ll30 %rem = urem i32 %a, %b
46 %rem = urem i32 %a, %b
47 %or = or i32 %rem, %div
76 %rem = urem i32 %a, %b
93 %rem = urem i32 %a, %b
106 ret i32 %rem
119 ret i32 %rem
130 ret i32 %rem
141 ret i32 %rem
154 ret i32 %rem
[all …]
H A Dint-div-05.ll30 %rem = urem i64 %a, %b
46 %rem = urem i64 %a, %b
47 %or = or i64 %rem, %div
76 %rem = urem i64 %a, %b
93 %rem = urem i64 %a, %b
106 ret i64 %rem
119 ret i64 %rem
130 ret i64 %rem
141 ret i64 %rem
154 ret i64 %rem
[all …]
/llvm-project-15.0.7/compiler-rt/test/builtins/Unit/
H A Dudivmodsi4_test.c9 extern COMPILER_RT_ABI su_int __udivmodsi4(su_int a, su_int b, su_int* rem);
14 su_int rem; in test__udivmodsi4() local
15 su_int result = __udivmodsi4(a, b, &rem); in test__udivmodsi4()
21 if (rem != expected_rem) { in test__udivmodsi4()
23 a, b, rem, expected_rem); in test__udivmodsi4()
H A Ddivmodsi4_test.c9 extern COMPILER_RT_ABI si_int __divmodsi4(si_int a, si_int b, si_int* rem);
15 si_int rem; in test__divmodsi4() local
16 si_int result = __divmodsi4(a, b, &rem); in test__divmodsi4()
22 if (rem != expected_rem) { in test__divmodsi4()
24 a, b, rem, expected_rem); in test__divmodsi4()
/llvm-project-15.0.7/llvm/test/Analysis/ValueTracking/
H A Dpr23011.ll8 %rem = srem i8 %x, 15
9 %t = call { i8, i1 } @llvm.smul.with.overflow.i8(i8 %rem, i8 %rem)
10 ; CHECK: %t = call { i8, i1 } @llvm.smul.with.overflow.i8(i8 %rem, i8 %rem)

12345678910>>...14