Home
last modified time | relevance | path

Searched refs:V6 (Results 1 – 25 of 231) sorted by relevance

12345678910

/llvm-project-15.0.7/llvm/test/CodeGen/ARM/
H A Dusat.ll36 ; V6-NEXT: bx lr
77 ; V6-NEXT: bx lr
120 ; V6-NEXT: bx lr
161 ; V6-NEXT: bx lr
192 ; V6-NEXT: bx lr
223 ; V6-NEXT: bx lr
254 ; V6-NEXT: bx lr
285 ; V6-NEXT: bx lr
324 ; V6-NEXT: bx lr
367 ; V6-NEXT: bx lr
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/Hexagon/
H A Dv6vect-dbl-spill.ll9 %v0 = tail call <32 x i32> @llvm.hexagon.V6.lvsplatw.128B(i32 16843009)
10 %v1 = tail call <32 x i32> @llvm.hexagon.V6.vshuffh.128B(<32 x i32> undef)
83 %v71 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v63)
84 %v72 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v70)
86 %v74 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v73)
99 declare <32 x i32> @llvm.hexagon.V6.lvsplatw.128B(i32) #1
102 declare <32 x i32> @llvm.hexagon.V6.vshuffh.128B(<32 x i32>) #1
105 declare <64 x i32> @llvm.hexagon.V6.vcombine.128B(<32 x i32>, <32 x i32>) #1
111 declare <128 x i1> @llvm.hexagon.V6.vgtub.128B(<32 x i32>, <32 x i32>) #1
135 declare <64 x i32> @llvm.hexagon.V6.vmpyuhv.128B(<32 x i32>, <32 x i32>) #1
[all …]
H A Dreg-scavengebug-4.ll53 %v33 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v31)
55 %v35 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v32)
61 %v41 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v39)
62 %v42 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v40)
74 %v54 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v52)
135 declare <16 x i32> @llvm.hexagon.V6.vshuffb(<16 x i32>) #1
138 declare <32 x i32> @llvm.hexagon.V6.vmpyh(<16 x i32>, i32) #1
141 declare <16 x i32> @llvm.hexagon.V6.lo(<32 x i32>) #1
144 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #1
168 declare <32 x i32> @llvm.hexagon.V6.vmpyub(<16 x i32>, i32) #1
[all …]
H A Dreg-scavengebug.ll7 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #0
10 declare <16 x i32> @llvm.hexagon.V6.vshuffb(<16 x i32>) #0
13 declare <32 x i32> @llvm.hexagon.V6.vmpyubv(<16 x i32>, <16 x i32>) #0
16 declare <16 x i32> @llvm.hexagon.V6.valignb(<16 x i32>, <16 x i32>, i32) #0
19 declare <16 x i32> @llvm.hexagon.V6.vaddh(<16 x i32>, <16 x i32>) #0
31 %v7 = tail call <16 x i32> @llvm.hexagon.V6.lvsplatw(i32 32768)
32 %v8 = tail call <16 x i32> @llvm.hexagon.V6.lvsplatw(i32 2147450879)
85 %v54 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v35)
150 %v116 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v97)
168 declare <16 x i32> @llvm.hexagon.V6.lvsplatw(i32) #0
[all …]
H A Dv6vect-spill-kill.ll10 %v0 = tail call <32 x i32> @llvm.hexagon.V6.vshuffh.128B(<32 x i32> undef)
80 %v64 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v62)
82 %v66 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v63)
83 %v67 = tail call <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32> %v63)
85 %v69 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v65)
97 declare <32 x i32> @llvm.hexagon.V6.vshuffh.128B(<32 x i32>) #1
103 declare <128 x i1> @llvm.hexagon.V6.vgtub.128B(<32 x i32>, <32 x i32>) #1
118 declare <64 x i32> @llvm.hexagon.V6.vmpyuhv.128B(<32 x i32>, <32 x i32>) #1
121 declare <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32>) #1
124 declare <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32>) #1
[all …]
H A Dv6-spill1.ll8 %v1 = tail call <16 x i32> @llvm.hexagon.V6.lvsplatw(i32 %v0)
9 %v2 = tail call <16 x i32> @llvm.hexagon.V6.lvsplatw(i32 16843009)
10 %v3 = tail call <16 x i32> @llvm.hexagon.V6.vd0()
107 %v88 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v86)
108 %v89 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v86)
111 %v92 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v90)
135 declare <16 x i32> @llvm.hexagon.V6.lvsplatw(i32) #1
141 declare <16 x i32> @llvm.hexagon.V6.vd0() #1
174 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #1
177 declare <16 x i32> @llvm.hexagon.V6.lo(<32 x i32>) #1
[all …]
H A Dv60-vecpred-spill.ll12 %v1 = tail call <16 x i32> @llvm.hexagon.V6.lvsplatw(i32 %v0)
13 %v2 = tail call <16 x i32> @llvm.hexagon.V6.lvsplatw(i32 16843009)
111 %v88 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v86)
112 %v89 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v86)
115 %v92 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v90)
118 %v94 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v90)
121 %v96 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v91)
139 declare <16 x i32> @llvm.hexagon.V6.lvsplatw(i32) #1
178 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #1
181 declare <16 x i32> @llvm.hexagon.V6.lo(<32 x i32>) #1
[all …]
H A Dexpand-vstorerw-undef2.ll12 declare <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32>) #1
13 declare <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32>) #1
14 declare <32 x i32> @llvm.hexagon.V6.lvsplatw.128B(i32) #1
15 declare <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32>, <32 x i32>) #1
16 declare <32 x i32> @llvm.hexagon.V6.vaddhsat.128B(<32 x i32>, <32 x i32>) #1
21 declare <32 x i32> @llvm.hexagon.V6.vlsrw.128B(<32 x i32>, i32) #1
22 declare <32 x i32> @llvm.hexagon.V6.vpackeh.128B(<32 x i32>, <32 x i32>) #1
25 declare <64 x i32> @llvm.hexagon.V6.vaddhw.128B(<32 x i32>, <32 x i32>) #1
28 declare <64 x i32> @llvm.hexagon.V6.vmpyuh.128B(<32 x i32>, i32) #1
72 %v23 = tail call <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32> %v22)
[all …]
H A Deliminate-pred-spill.ll50 %20 = tail call <128 x i1> @llvm.hexagon.V6.vgtb.128B(<32 x i32> %2, <32 x i32> %11)
55 %25 = tail call <128 x i1> @llvm.hexagon.V6.vgtb.128B(<32 x i32> %7, <32 x i32> %15)
62 %32 = tail call <128 x i1> @llvm.hexagon.V6.vgtb.128B(<32 x i32> %4, <32 x i32> %13)
75 %45 = tail call <128 x i1> @llvm.hexagon.V6.vgtb.128B(<32 x i32> %21, <32 x i32> %26)
82 %52 = tail call <128 x i1> @llvm.hexagon.V6.vgtb.128B(<32 x i32> %22, <32 x i32> %27)
128 %87 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %86)
132 declare <128 x i1> @llvm.hexagon.V6.vgtb.128B(<32 x i32>, <32 x i32>) #1
134 declare <32 x i32> @llvm.hexagon.V6.vmux.128B(<128 x i1>, <32 x i32>, <32 x i32>) #1
136 declare <32 x i32> @llvm.hexagon.V6.vshuffeb.128B(<32 x i32>, <32 x i32>) #1
138 declare <64 x i32> @llvm.hexagon.V6.vmpyuh.acc.128B(<64 x i32>, <32 x i32>, i32) #1
[all …]
H A Dvect-regpairs.ll10 declare <16 x i32> @llvm.hexagon.V6.vd0()
11 declare <32 x i32> @llvm.hexagon.V6.vmpybus(<16 x i32>, i32)
13 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>)
15 declare <16 x i32> @llvm.hexagon.V6.lo(<32 x i32>)
91 call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %49)
93 call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %49)
110 call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %64)
111 call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %64)
113 call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %68)
114 call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %68)
[all …]
H A Dreg-scavengebug-2.ll65 %v44 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v43)
67 %v46 = tail call <32 x i32> @llvm.hexagon.V6.vunpackub(<16 x i32> %v42)
68 %v47 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v45)
71 %v49 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v46)
82 declare <32 x i32> @llvm.hexagon.V6.vcombine(<16 x i32>, <16 x i32>) #1
85 declare <16 x i32> @llvm.hexagon.V6.vabsdiffub(<16 x i32>, <16 x i32>) #1
88 declare <64 x i1> @llvm.hexagon.V6.vgtub(<16 x i32>, <16 x i32>) #1
100 declare <16 x i32> @llvm.hexagon.V6.valignbi(<16 x i32>, <16 x i32>, i32) #1
109 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #1
112 declare <16 x i32> @llvm.hexagon.V6.lo(<32 x i32>) #1
[all …]
H A DSUnit-boundary-prob.ll14 declare <16 x i32> @llvm.hexagon.V6.lo(<32 x i32>) #0
15 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #0
18 declare <32 x i32> @llvm.hexagon.V6.vcombine(<16 x i32>, <16 x i32>) #0
19 declare <16 x i32> @llvm.hexagon.V6.vshufeh(<16 x i32>, <16 x i32>) #0
20 declare <16 x i32> @llvm.hexagon.V6.vshufoh(<16 x i32>, <16 x i32>) #0
21 declare <32 x i32> @llvm.hexagon.V6.vmpyuhv(<16 x i32>, <16 x i32>) #0
50 %v18 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v17) #2
70 %v38 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v37)
75 %v42 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v37)
104 %v70 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v69)
[all …]
H A Dframe-offset-overflow.ll60 %16 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %14)
62 %18 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %14)
77 %29 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %14)
78 %30 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %14)
103 %48 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %47)
128 %67 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %47)
129 %68 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %66)
131 %70 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %66)
151 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #0
152 declare <16 x i32> @llvm.hexagon.V6.lo(<32 x i32>) #0
[all …]
H A Dintrinsics-v60-alu.ll1014 declare <16 x i32> @llvm.hexagon.V6.vabsh(<16 x i32>) #0
1016 declare <16 x i32> @llvm.hexagon.V6.vabsw(<16 x i32>) #0
1018 declare <16 x i32> @llvm.hexagon.V6.vnot(<16 x i32>) #0
1019 declare <16 x i32> @llvm.hexagon.V6.vdealh(<16 x i32>) #0
1020 declare <16 x i32> @llvm.hexagon.V6.vdealb(<16 x i32>) #0
1025 declare <16 x i32> @llvm.hexagon.V6.vshuffh(<16 x i32>) #0
1026 declare <16 x i32> @llvm.hexagon.V6.vshuffb(<16 x i32>) #0
1027 declare <32 x i32> @llvm.hexagon.V6.vzb(<16 x i32>) #0
1028 declare <32 x i32> @llvm.hexagon.V6.vzh(<16 x i32>) #0
1029 declare <32 x i32> @llvm.hexagon.V6.vsb(<16 x i32>) #0
[all …]
H A Dswp-sigma.ll15 declare <16 x i32> @llvm.hexagon.V6.vshuffh(<16 x i32>) #0
16 declare <16 x i32> @llvm.hexagon.V6.lvsplatw(i32) #0
17 declare <16 x i32> @llvm.hexagon.V6.vd0() #0
18 declare <32 x i32> @llvm.hexagon.V6.vsububh(<16 x i32>, <16 x i32>) #0
20 declare <64 x i1> @llvm.hexagon.V6.vgtub(<16 x i32>, <16 x i32>) #0
23 declare <32 x i32> @llvm.hexagon.V6.vcombine(<16 x i32>, <16 x i32>) #0
29 declare <16 x i32> @llvm.hexagon.V6.lo(<32 x i32>) #0
30 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #0
31 declare <16 x i32> @llvm.hexagon.V6.vsathub(<16 x i32>, <16 x i32>) #0
45 %v7 = tail call <16 x i32> @llvm.hexagon.V6.lvsplatw(i32 %v6) #2
[all …]
H A Dintrinsics-v60-vcmp.ll10 %v1 = tail call <64 x i1> @llvm.hexagon.V6.vandvrt(<16 x i32> %v0, i32 -1)
12 %v3 = tail call <16 x i32> @llvm.hexagon.V6.vandqrt(<64 x i1> %v2, i32 -1)
22 %v1 = tail call <64 x i1> @llvm.hexagon.V6.vandvrt(<16 x i32> %v0, i32 -1)
24 %v3 = tail call <16 x i32> @llvm.hexagon.V6.vandqrt(<64 x i1> %v2, i32 -1)
34 %v1 = tail call <64 x i1> @llvm.hexagon.V6.vandvrt(<16 x i32> %v0, i32 -1)
36 %v3 = tail call <16 x i32> @llvm.hexagon.V6.vandqrt(<64 x i1> %v2, i32 -1)
46 %v1 = tail call <64 x i1> @llvm.hexagon.V6.vandvrt(<16 x i32> %v0, i32 -1)
48 %v3 = tail call <16 x i32> @llvm.hexagon.V6.vandqrt(<64 x i1> %v2, i32 -1)
58 %v1 = tail call <64 x i1> @llvm.hexagon.V6.vandvrt(<16 x i32> %v0, i32 -1)
356 declare <16 x i32> @llvm.hexagon.V6.vandqrt(<64 x i1>, i32) #0
[all …]
H A Dprob-types.ll11 declare <32 x i32> @llvm.hexagon.V6.vdmpybus.128B(<32 x i32>, i32) #0
17 declare <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32>, <32 x i32>) #0
23 declare <32 x i32> @llvm.hexagon.V6.vand.128B(<32 x i32>, <32 x i32>) #0
29 declare <32 x i32> @llvm.hexagon.V6.vrdelta.128B(<32 x i32>, <32 x i32>) #0
32 declare <64 x i32> @llvm.hexagon.V6.vunpackuh.128B(<32 x i32>) #0
35 declare <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32>) #0
38 declare <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32>) #0
41 declare <32 x i32> @llvm.hexagon.V6.vaddw.128B(<32 x i32>, <32 x i32>) #0
72 %v23 = tail call <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32> %v21) #2
74 %v25 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v21) #2
[all …]
H A Dreg-scavengebug-5.ll20 %v8 = tail call <16 x i32> @llvm.hexagon.V6.vd0()
94 %v76 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v74)
98 %v79 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v75)
117 %v97 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v96)
161 %v137 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v135)
165 %v140 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v136)
166 %v141 = tail call <16 x i32> @llvm.hexagon.V6.lo(<32 x i32> %v136)
230 declare <16 x i32> @llvm.hexagon.V6.vd0() #1
242 declare <32 x i32> @llvm.hexagon.V6.vdmpybus.dv(<32 x i32>, i32) #1
257 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #1
[all …]
H A Dvassign-to-combine.ll10 declare <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32>) #0
11 declare <32 x i32> @llvm.hexagon.V6.vabsdiffuh.128B(<32 x i32>, <32 x i32>) #0
13 declare <32 x i32> @llvm.hexagon.V6.vsathub.128B(<32 x i32>, <32 x i32>) #0
14 declare <64 x i32> @llvm.hexagon.V6.vaddh.dv.128B(<64 x i32>, <64 x i32>) #0
15 declare <64 x i32> @llvm.hexagon.V6.vadduhsat.dv.128B(<64 x i32>, <64 x i32>) #0
16 declare <64 x i32> @llvm.hexagon.V6.vaddubh.128B(<32 x i32>, <32 x i32>) #0
17 declare <64 x i32> @llvm.hexagon.V6.vmpyub.128B(<32 x i32>, i32) #0
29 %v5 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v4)
33 %v9 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v8) #1
44 %v16 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v15)
[all …]
H A Dintrinsics-v60-vmpy.ll465 declare <32 x i32> @llvm.hexagon.V6.vtmpyb(<32 x i32>, i32) #0
480 declare <32 x i32> @llvm.hexagon.V6.vmpahb(<32 x i32>, i32) #0
481 declare <32 x i32> @llvm.hexagon.V6.vmpyh(<16 x i32>, i32) #0
484 declare <32 x i32> @llvm.hexagon.V6.vmpyuh(<16 x i32>, i32) #0
486 declare <16 x i32> @llvm.hexagon.V6.vror(<16 x i32>, i32) #0
487 declare <16 x i32> @llvm.hexagon.V6.vasrw(<16 x i32>, i32) #0
488 declare <16 x i32> @llvm.hexagon.V6.vasrh(<16 x i32>, i32) #0
489 declare <16 x i32> @llvm.hexagon.V6.vaslw(<16 x i32>, i32) #0
490 declare <16 x i32> @llvm.hexagon.V6.vaslh(<16 x i32>, i32) #0
491 declare <16 x i32> @llvm.hexagon.V6.vlsrw(<16 x i32>, i32) #0
[all …]
H A Dreg-scav-imp-use-dbl-vec.ll18 declare <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32>) #1
21 declare <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32>) #1
24 declare <32 x i32> @llvm.hexagon.V6.lvsplatw.128B(i32) #1
27 declare <64 x i32> @llvm.hexagon.V6.vcombine.128B(<32 x i32>, <32 x i32>) #1
30 declare <32 x i32> @llvm.hexagon.V6.vlsrw.128B(<32 x i32>, i32) #1
33 declare <32 x i32> @llvm.hexagon.V6.vshufeh.128B(<32 x i32>, <32 x i32>) #1
39 declare <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32>, i32) #1
42 declare <64 x i32> @llvm.hexagon.V6.vzh.128B(<32 x i32>) #1
45 declare <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32>, <32 x i32>) #1
48 declare <64 x i32> @llvm.hexagon.V6.vmpyuh.128B(<32 x i32>, i32) #1
[all …]
H A Dintrinsics-v60-misc.ll219 %1 = tail call <64 x i1> @llvm.hexagon.V6.pred.not(<64 x i1> %0)
484 %0 = tail call <16 x i32> @llvm.hexagon.V6.lvsplatw(i32 %a)
493 %0 = tail call <64 x i1> @llvm.hexagon.V6.pred.scalar2(i32 %a)
567 declare <64 x i1> @llvm.hexagon.V6.pred.not(<64 x i1>) #0
572 declare <64 x i1> @llvm.hexagon.V6.vgth(<16 x i32>, <16 x i32>) #0
579 declare <16 x i32> @llvm.hexagon.V6.vandqrt(<64 x i1>, i32) #0
580 declare <64 x i1> @llvm.hexagon.V6.vandvrt(<16 x i32>, i32) #0
593 declare i32 @llvm.hexagon.V6.extractw(<16 x i32>, i32) #0
594 declare <16 x i32> @llvm.hexagon.V6.lvsplatw(i32) #0
595 declare <64 x i1> @llvm.hexagon.V6.pred.scalar2(i32) #0
[all …]
H A Dsplit-vecpred.ll35 %v0 = tail call <64 x i1> @llvm.hexagon.V6.vandvrt(<16 x i32> undef, i32 -1)
54 %v10 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v9)
72 declare <64 x i1> @llvm.hexagon.V6.vandvrt(<16 x i32>, i32) #1
75 declare <64 x i1> @llvm.hexagon.V6.pred.and(<64 x i1>, <64 x i1>) #1
81 declare <16 x i32> @llvm.hexagon.V6.vandqrt(<64 x i1>, i32) #1
84 declare void @llvm.hexagon.V6.vmaskedstoreq(<64 x i1>, i8*, <16 x i32>) #2
90 declare <16 x i32> @llvm.hexagon.V6.vor(<16 x i32>, <16 x i32>) #1
93 declare <16 x i32> @llvm.hexagon.V6.vand(<16 x i32>, <16 x i32>) #1
96 declare <16 x i32> @llvm.hexagon.V6.vsatwh(<16 x i32>, <16 x i32>) #1
99 declare <32 x i32> @llvm.hexagon.V6.vshufoeb(<16 x i32>, <16 x i32>) #1
[all …]
/llvm-project-15.0.7/llvm/test/Transforms/InstCombine/Hexagon/
H A Dsimplify-hvx-qvq.ll20 %v1 = call <32 x i32> @llvm.hexagon.V6.vandqrt.128B(<128 x i1> %v0, i32 -1)
21 %v2 = call <128 x i1> @llvm.hexagon.V6.vandvrt.128B(<32 x i32> %v1, i32 -1)
23 %v4 = call <32 x i32> @llvm.hexagon.V6.vandqrt.128B(<128 x i1> %v3, i32 -1)
24 %v5 = call <128 x i1> @llvm.hexagon.V6.vandvrt.128B(<32 x i32> %v1, i32 -1)
25 %v6 = call <128 x i1> @llvm.hexagon.V6.vandvrt.128B(<32 x i32> %v4, i32 -1)
27 %v8 = call <32 x i32> @llvm.hexagon.V6.vandqrt.128B(<128 x i1> %v7, i32 -1)
28 %v9 = call <128 x i1> @llvm.hexagon.V6.vandvrt.128B(<32 x i32> %v4, i32 -1)
29 %v10 = call <128 x i1> @llvm.hexagon.V6.vandvrt.128B(<32 x i32> %v8, i32 -1)
69 declare <128 x i1> @llvm.hexagon.V6.vgtw.128B(<32 x i32>, <32 x i32>) #1
70 declare <32 x i32> @llvm.hexagon.V6.vandqrt.128B(<128 x i1>, i32) #1
[all …]
/llvm-project-15.0.7/llvm/test/CodeGen/Hexagon/intrinsics/
H A Dv65.ll13 declare <16 x i32> @llvm.hexagon.V6.vabsb(<16 x i32>)
15 %b = call <16 x i32> @llvm.hexagon.V6.vabsb(<16 x i32> %a)
20 declare <16 x i32> @llvm.hexagon.V6.vabsb.sat(<16 x i32>)
22 %b = call <16 x i32> @llvm.hexagon.V6.vabsb.sat(<16 x i32> %a)
62 declare <16 x i32> @llvm.hexagon.V6.vavguw(<16 x i32>, <16 x i32>)
76 declare <16 x i32> @llvm.hexagon.V6.vavgb(<16 x i32>, <16 x i32>)
97 declare <32 x i32> @llvm.hexagon.V6.vmpabuu(<32 x i32>, i32)
132 declare <16 x i32> @llvm.hexagon.V6.vmpyuhe(<16 x i32>, i32)
139 ;declare <16 x i32> @llvm.hexagon.V6.vprefixqb(<64 x i1>)
145 ;declare <16 x i32> @llvm.hexagon.V6.vprefixqh(<64 x i1>)
[all …]

12345678910