Home
last modified time | relevance | path

Searched refs:FPR32 (Results 1 – 25 of 25) sorted by relevance

/llvm-project-15.0.7/llvm/lib/Target/LoongArch/
H A DLoongArchFloat32InstrInfo.td84 def FFINT_S_W : FP_CONV<0b0000000100011101000100, "ffint.s.w", FPR32, FPR32>;
85 def FTINT_W_S : FP_CONV<0b0000000100011011000001, "ftint.w.s", FPR32, FPR32>;
87 FPR32>;
89 FPR32>;
91 FPR32>;
94 def FRINT_S : FP_CONV<0b0000000100011110010001, "frint.s", FPR32, FPR32>;
98 def FMOV_S : FP_MOV<0b0000000100010100100101, "fmov.s", FPR32, FPR32>;
174 def : Pat<(select GPR:$cc, FPR32:$fk, FPR32:$fj),
175 (FSEL_S FPR32:$fj, FPR32:$fk, (MOVGR2CF GPR:$cc))>;
209 def : Pat<(loongarch_ftint FPR32:$src), (FTINTRZ_W_S FPR32:$src)>;
[all …]
H A DLoongArchFloat64InstrInfo.td70 FPR32>;
72 FPR32>;
74 FPR32>;
76 FPR32>;
77 def FCVT_S_D : FP_CONV<0b0000000100011001000110, "fcvt.s.d", FPR32, FPR64>;
78 def FCVT_D_S : FP_CONV<0b0000000100011001001001, "fcvt.d.s", FPR64, FPR32>;
83 def FTINTRM_W_D : FP_CONV<0b0000000100011010000010, "ftintrm.w.d", FPR32,
87 def FTINTRP_W_D : FP_CONV<0b0000000100011010010010, "ftintrp.w.d", FPR32,
91 def FTINTRZ_W_D : FP_CONV<0b0000000100011010100010, "ftintrz.w.d", FPR32,
206 def : Pat<(loongarch_ftint FPR32:$src), (FTINTRZ_L_S FPR32:$src)>;
[all …]
H A DLoongArchRegisterInfo.td143 def FPR32 : RegisterClass<"LoongArch", [f32], 32, (sequence "F%u", 0, 31)>;
/llvm-project-15.0.7/llvm/lib/Target/RISCV/
H A DRISCVInstrInfoF.td406 def : InstAlias<"fmv.s $rd, $rs", (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs)>;
407 def : InstAlias<"fabs.s $rd, $rs", (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs)>;
512 def : Pat<(any_fma FPR32:$rs1, FPR32:$rs2, FPR32:$rs3),
516 def : Pat<(any_fma FPR32:$rs1, FPR32:$rs2, (fneg FPR32:$rs3)),
517 (FMSUB_S FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, 0b111)>;
520 def : Pat<(any_fma (fneg FPR32:$rs1), FPR32:$rs2, FPR32:$rs3),
521 (FNMSUB_S FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, 0b111)>;
524 def : Pat<(any_fma (fneg FPR32:$rs1), FPR32:$rs2, (fneg FPR32:$rs3)),
525 (FNMADD_S FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, 0b111)>;
528 def : Pat<(fneg (any_fma_nsz FPR32:$rs1, FPR32:$rs2, FPR32:$rs3)),
[all …]
H A DRISCVInstrInfoZfh.td64 def HFmin : ExtInfo_rr<ZfhminExt, FPR16, FPR32>;
67 def FHmin : ExtInfo_rr<ZfhminExt, FPR32, FPR16>;
279 def : Pat<(fcopysign FPR16:$rs1, FPR32:$rs2),
281 def : Pat<(fcopysign FPR32:$rs1, FPR16:$rs2), (FSGNJ_S $rs1, (FCVT_S_H $rs2))>;
354 def : Pat<(any_fpround FPR32:$rs1), (FCVT_H_S FPR32:$rs1, 0b111)>;
H A DRISCVInstrInfoD.td67 def DF : ExtInfo_rr<DExt, FPR64, FPR32>;
74 def FD : ExtInfo_rr<DExt, FPR32, FPR64>;
258 def : Pat<(any_fpextend FPR32:$rs1), (FCVT_D_S FPR32:$rs1)>;
277 def : Pat<(fcopysign FPR64:$rs1, FPR32:$rs2), (FSGNJ_D $rs1, (FCVT_D_S $rs2))>;
278 def : Pat<(fcopysign FPR32:$rs1, FPR64:$rs2), (FSGNJ_S $rs1, (FCVT_S_D $rs2,
H A DRISCVInstrInfoC.td503 def C_FLWSP : CStackLoad<0b011, "c.flwsp", FPR32, uimm8_lsb00>,
563 def C_FSWSP : CStackStore<0b111, "c.fswsp", FPR32, uimm8_lsb00>,
869 def : CompressPat<(FLW FPR32:$rd, SP:$rs1, uimm8_lsb00:$imm),
870 (C_FLWSP FPR32:$rd, SP:$rs1, uimm8_lsb00:$imm)>;
911 def : CompressPat<(FSW FPR32:$rs2, SP:$rs1, uimm8_lsb00:$imm),
912 (C_FSWSP FPR32:$rs2, SP:$rs1, uimm8_lsb00:$imm)>;
H A DRISCVInstrInfoV.td359 (ins VR:$vs2, FPR32:$rs1, VMaskOp:$vm),
365 (ins FPR32:$rs1, VR:$vs2, VMaskOp:$vm),
1273 (ins VR:$vs2, FPR32:$rs1, VMV0:$v0),
1281 (ins FPR32:$rs1), "vfmv.v.f", "$vd, $rs1">,
1464 def VFMV_F_S : RVInstV<0b010000, 0b00000, OPFVV, (outs FPR32:$vd),
1469 (ins VR:$vd, FPR32:$rs1), "vfmv.s.f", "$vd, $rs1">,
H A DRISCVRegisterInfo.td236 def FPR32 : RegisterClass<"RISCV", [f32], 32, (add
H A DRISCVInstrInfoVPseudos.td129 def SCALAR_F32 : FPR_Info<FPR32, "F32", MxSet<32>.m>;
249 def VF32MF2: VTypeInfo<vfloat32mf2_t,vbool64_t, 32, VR, V_MF2, f32, FPR32>;
252 def VF32M1: VTypeInfo<vfloat32m1_t, vbool32_t, 32, VR, V_M1, f32, FPR32>;
265 VRM2, V_M2, f32, FPR32>;
267 VRM4, V_M4, f32, FPR32>;
269 VRM8, V_M8, f32, FPR32>;
/llvm-project-15.0.7/llvm/test/TableGen/
H A DDefaultOpsGlobalISel.td131 def FFOO : I<(outs FPR32:$dst), (ins FPR32:$src0, clamp:$clamp),
139 (FFOO FPR32:$src0)
144 def FBAR : I<(outs FPR32:$dst), (ins FPR32:$src0, clamp:$clamp),
150 (outs FPR32:$dst), (ins FPR32:$src0, clamp:$clamp, omod:$omod),
153 def FLAMP : I<(outs FPR32:$dst), (ins FPR32:$src0, omod:$omod, clamp:$clamp), []>;
158 (FLAMP FPR32:$src0, omod:$omod)
167 def FEEPLE : I<(outs FPR32:$dst),
168 (ins FPR32:$src0, FPR32:$src1, clamp:$clamp), []>;
173 (FEEPLE FPR32:$src0, (FFOO FPR32:$src0), clamp:$clamp)
178 def FMAX : I<(outs FPR32:$dst),
[all …]
H A Dambiguous-composition.td43 class FPR32<string n> : TestReg<n, []> {
46 class FPR64<string n, FPR32 high> : TestReg<n, [high]> {
50 class FPR128<string n, FPR64 high, FPR32 low> : TestReg<n, [high, low]> {
58 def F0S : FPR32<"f0s">;
59 def F1S : FPR32<"f1s">;
60 def F2S : FPR32<"f2s">;
H A DGlobalISelEmitter-setcc.td11 def FCMPOEQ : I<(outs GPR32:$dst), (ins FPR32Op:$src0, FPR32:$src1),
23 def FCMP_NOTCC : I<(outs GPR32:$dst), (ins FPR32Op:$src0, FPR32:$src1),
H A DGlobalISelEmitter.td1123 // NOOPT-NEXT: // (bitconvert:{ *:[i32] } FPR32:{ *:[f32] }:$src1) => (COPY_TO_REGCLASS:{ *:[i32…
1130 def : Pat<(i32 (bitconvert FPR32:$src1)),
1131 (COPY_TO_REGCLASS FPR32:$src1, GPR32)>;
1156 def MOVfpimmz : I<(outs FPR32:$dst), (ins f32imm:$imm), [(set FPR32:$dst, fpimmz:$imm)]>;
/llvm-project-15.0.7/llvm/test/TableGen/Common/
H A DGlobalISelEmitterCommon.td13 def FPR32 : RegisterClass<"MyTarget", [f32], 32, (add F0)>;
14 def FPR32Op : RegisterOperand<FPR32>;
/llvm-project-15.0.7/llvm/lib/Target/SystemZ/
H A DSystemZRegisterInfo.td205 class FPR32<bits<16> num, string n> : SystemZReg<n> {
210 class FPR64<bits<16> num, string n, FPR32 high>
226 def F#I#S : FPR32<I, "f"#I>;
227 def F#I#D : FPR64<I, "f"#I, !cast<FPR32>("F"#I#"S")>,
231 def F#I#S : FPR32<I, "v"#I>;
232 def F#I#D : FPR64<I, "v"#I, !cast<FPR32>("F"#I#"S")>,
/llvm-project-15.0.7/llvm/lib/Target/AArch64/
H A DAArch64InstrFormats.td5131 [(set FPR32:$Rd, (fneg (node FPR32:$Rn, (f32 FPR32:$Rm))))]> {
5176 (node (f32 FPR32:$Rn), (f32 FPR32:$Rm), (f32 FPR32:$Ra)))]> {
6918 def : Pat<(i32 (OpNode (i32 FPR32:$Rn), (i32 FPR32:$Rm))),
6925 [(set FPR32:$Rd, (OpNode FPR32:$Rn, FPR32:$Rm))]>;
6931 (ins FPR32:$Rd, FPR32:$Rn, FPR32:$Rm),
6946 [(set FPR32:$Rd, (OpNode FPR32:$Rn, FPR32:$Rm))]>;
6964 [(set (i32 FPR32:$Rd), (OpNode (f32 FPR32:$Rn), (f32 FPR32:$Rm)))]>;
7175 [(set (i32 FPR32:$Rd), (OpNode (i32 FPR32:$Rn)))]>;
7190 [(set (i32 FPR32:$dst), (OpNode (i32 FPR32:$Rd), (i32 FPR32:$Rn)))]>;
8436 def : Pat<(f32 (OpNode (f32 FPR32:$Rd), (f32 FPR32:$Rn),
[all …]
H A DAArch64InstrInfo.td4170 def : Pat<(f32 (fma (fneg FPR32:$Rn), FPR32:$Rm, FPR32:$Ra)),
4171 (FMSUBSrrr FPR32:$Rn, FPR32:$Rm, FPR32:$Ra)>;
4182 def : Pat<(f32 (fma (fneg FPR32:$Rn), FPR32:$Rm, (fneg FPR32:$Ra))),
4183 (FNMADDSrrr FPR32:$Rn, FPR32:$Rm, FPR32:$Ra)>;
4918 (SQRDMLAHv1i32 FPR32:$Rd, FPR32:$Rn, FPR32:$Rm)>;
4921 (SQRDMLSHv1i32 FPR32:$Rd, FPR32:$Rn, FPR32:$Rm)>;
4933 (FCMGE32 FPR32:$dst, FPR32:$src2, FPR32:$src1), 0>;
4937 (FCMGT32 FPR32:$dst, FPR32:$src2, FPR32:$src1), 0>;
4941 (FACGE32 FPR32:$dst, FPR32:$src2, FPR32:$src1), 0>;
4945 (FACGT32 FPR32:$dst, FPR32:$src2, FPR32:$src1), 0>;
[all …]
H A DAArch64SVEInstrInfo.td698 def : Pat<(nxv4f32 (splat_vector (f32 FPR32:$src))),
699 (DUP_ZZI_S (INSERT_SUBREG (IMPLICIT_DEF), FPR32:$src, ssub), 0)>;
700 def : Pat<(nxv2f32 (splat_vector (f32 FPR32:$src))),
701 (DUP_ZZI_S (INSERT_SUBREG (IMPLICIT_DEF), FPR32:$src, ssub), 0)>;
2846 def : Pat<(nxv16i8 (vector_insert (nxv16i8 (undef)), (i32 FPR32:$src), 0)),
2847 (INSERT_SUBREG (nxv16i8 (IMPLICIT_DEF)), FPR32:$src, ssub)>;
2848 def : Pat<(nxv8i16 (vector_insert (nxv8i16 (undef)), (i32 FPR32:$src), 0)),
2849 (INSERT_SUBREG (nxv8i16 (IMPLICIT_DEF)), FPR32:$src, ssub)>;
2851 (INSERT_SUBREG (nxv4i32 (IMPLICIT_DEF)), FPR32:$src, ssub)>;
2862 (INSERT_SUBREG (nxv4f32 (IMPLICIT_DEF)), FPR32:$src, ssub)>;
[all …]
H A DAArch64RegisterInfo.td443 def FPR32 : RegisterClass<"AArch64", [f32, i32], 32,(sequence "S%u", 0, 31)>;
672 def FPR32Op : RegisterOperand<FPR32, "printOperand"> {
673 let ParserMatchClass = FPRAsmOperand<"FPR32">;
H A DSVEInstrFormats.td6399 def _S : sve_int_perm_clast_vz<0b10, ab, asm, ZPR32, FPR32>;
6503 def _S : sve_int_perm_last_v<0b10, ab, asm, ZPR32, FPR32>;
6705 def _S : sve_int_perm_cpy_v<0b10, asm, ZPR32, FPR32>;
6713 (!cast<Instruction>(NAME # _S) ZPR32:$Zd, PPR3bAny:$Pg, FPR32:$Vn), 1>;
/llvm-project-15.0.7/llvm/lib/Target/CSKY/
H A DCSKYInstrInfoF2.td18 let MIOperandInfo = (ops FPR32, uimm5);
29 def FPR32Op : RegisterOperand<FPR32, "printFPR">;
262 def : Pat<(sint_to_fp GPR:$vrx), (f2FS32TOF_S (COPY_TO_REGCLASS $vrx, FPR32))>, Requires<[HasFPUv3_…
263 def : Pat<(uint_to_fp GPR:$vrx), (f2FU32TOF_S (COPY_TO_REGCLASS $vrx, FPR32))>, Requires<[HasFPUv3_…
264 def : Pat<(sint_to_fp GPR:$vrx), (f2FS32TOF_D (COPY_TO_REGCLASS $vrx, FPR32))>, Requires<[HasFPUv3_…
265 def : Pat<(uint_to_fp GPR:$vrx), (f2FU32TOF_D (COPY_TO_REGCLASS $vrx, FPR32))>, Requires<[HasFPUv3_…
279 def : Pat<(f32 fpimm16:$imm),(COPY_TO_REGCLASS (MOVI32 (fpimm32_lo16 fpimm16:$imm)), FPR32)>,
281 def : Pat<(f32 fpimm16_16:$imm), (COPY_TO_REGCLASS (MOVIH32 (fpimm32_hi16 fpimm16_16:$imm)), FPR32)…
283 …,(COPY_TO_REGCLASS (ORI32 (MOVIH32 (fpimm32_hi16 fpimm:$imm)), (fpimm32_lo16 fpimm:$imm)), FPR32)>,
H A DCSKYRegisterInfo.td191 def FPR32 : RegisterClass<"CSKY", [f32], 32,
/llvm-project-15.0.7/llvm/test/CodeGen/RISCV/
H A Dfloat-mem.ll125 %4 = fadd float %3, %a ; force load in to FPR32
153 %1 = fadd float %a, %b ; force store from FPR32
/llvm-project-15.0.7/llvm/lib/Target/AArch64/MCTargetDesc/
H A DAArch64MCTargetDesc.cpp313 const auto &FPR32 = AArch64MCRegisterClasses[AArch64::FPR32RegClassID]; in isFpOrNEON() local
321 return FPR128.contains(Reg) || FPR64.contains(Reg) || FPR32.contains(Reg) || in isFpOrNEON()