Home
last modified time | relevance | path

Searched refs:regDTBCLK_DTO3_PHASE_BASE_IDX (Results 1 – 9 of 9) sorted by relevance

/linux-6.15/drivers/gpu/drm/amd/include/asic_reg/dcn/
H A Ddcn_3_6_0_offset.h359 #define regDTBCLK_DTO3_PHASE_BASE_IDX … macro
H A Ddcn_3_5_0_offset.h1369 #define regDTBCLK_DTO3_PHASE_BASE_IDX … macro
H A Ddcn_3_5_1_offset.h1348 #define regDTBCLK_DTO3_PHASE_BASE_IDX … macro
H A Ddcn_3_2_1_offset.h213 #define regDTBCLK_DTO3_PHASE_BASE_IDX … macro
H A Ddcn_3_1_4_offset.h1510 #define regDTBCLK_DTO3_PHASE_BASE_IDX … macro
H A Ddcn_3_1_2_offset.h418 #define regDTBCLK_DTO3_PHASE_BASE_IDX … macro
H A Ddcn_3_2_0_offset.h213 #define regDTBCLK_DTO3_PHASE_BASE_IDX … macro
H A Ddcn_3_1_5_offset.h207 #define regDTBCLK_DTO3_PHASE_BASE_IDX … macro
H A Ddcn_3_1_6_offset.h620 #define regDTBCLK_DTO3_PHASE_BASE_IDX … macro