Home
last modified time | relevance | path

Searched refs:regDTBCLK_DTO0_PHASE_BASE_IDX (Results 1 – 9 of 9) sorted by relevance

/linux-6.15/drivers/gpu/drm/amd/include/asic_reg/dcn/
H A Ddcn_3_6_0_offset.h353 #define regDTBCLK_DTO0_PHASE_BASE_IDX … macro
H A Ddcn_3_5_0_offset.h1363 #define regDTBCLK_DTO0_PHASE_BASE_IDX … macro
H A Ddcn_3_5_1_offset.h1342 #define regDTBCLK_DTO0_PHASE_BASE_IDX … macro
H A Ddcn_3_2_1_offset.h207 #define regDTBCLK_DTO0_PHASE_BASE_IDX … macro
H A Ddcn_3_1_4_offset.h1504 #define regDTBCLK_DTO0_PHASE_BASE_IDX … macro
H A Ddcn_3_1_2_offset.h412 #define regDTBCLK_DTO0_PHASE_BASE_IDX … macro
H A Ddcn_3_2_0_offset.h207 #define regDTBCLK_DTO0_PHASE_BASE_IDX … macro
H A Ddcn_3_1_5_offset.h201 #define regDTBCLK_DTO0_PHASE_BASE_IDX … macro
H A Ddcn_3_1_6_offset.h614 #define regDTBCLK_DTO0_PHASE_BASE_IDX … macro