Home
last modified time | relevance | path

Searched refs:regDC_GPIO_DDCVGA_A_BASE_IDX (Results 1 – 14 of 14) sorted by relevance

/linux-6.15/drivers/gpu/drm/amd/include/asic_reg/dpcs/
H A Ddpcs_3_1_4_offset.h6323 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddpcs_4_2_0_offset.h663 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddpcs_4_2_2_offset.h660 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddpcs_4_2_3_offset.h696 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
/linux-6.15/drivers/gpu/drm/amd/include/asic_reg/dcn/
H A Ddcn_3_6_0_offset.h11951 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddcn_3_5_0_offset.h9870 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddcn_3_5_1_offset.h9849 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddcn_3_2_1_offset.h11031 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddcn_3_1_4_offset.h10981 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddcn_3_1_2_offset.h11872 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddcn_3_2_0_offset.h11022 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddcn_3_1_5_offset.h11617 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddcn_4_1_0_offset.h11294 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro
H A Ddcn_3_1_6_offset.h12108 #define regDC_GPIO_DDCVGA_A_BASE_IDX … macro