Home
last modified time | relevance | path

Searched refs:dw_pcie_readl_dbi (Results 1 – 18 of 18) sorted by relevance

/linux-6.15/drivers/pci/controller/dwc/
H A Dpcie-qcom-common.c22 reg = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in qcom_pcie_common_set_16gt_equalization()
29 reg = dw_pcie_readl_dbi(pci, GEN3_EQ_FB_MODE_DIR_CHANGE_OFF); in qcom_pcie_common_set_16gt_equalization()
40 reg = dw_pcie_readl_dbi(pci, GEN3_EQ_CONTROL_OFF); in qcom_pcie_common_set_16gt_equalization()
53 reg = dw_pcie_readl_dbi(pci, GEN4_LANE_MARGINING_1_OFF); in qcom_pcie_common_set_16gt_lane_margining()
64 reg = dw_pcie_readl_dbi(pci, GEN4_LANE_MARGINING_2_OFF); in qcom_pcie_common_set_16gt_lane_margining()
H A Dpcie-armada8k.c147 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_STATUS_REG); in armada8k_pcie_link_up()
161 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_start_link()
175 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_host_init()
181 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_host_init()
191 reg = dw_pcie_readl_dbi(pci, PCIE_ARUSER_REG); in armada8k_pcie_host_init()
196 reg = dw_pcie_readl_dbi(pci, PCIE_AWUSER_REG); in armada8k_pcie_host_init()
202 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_MASK1_REG); in armada8k_pcie_host_init()
221 val = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_CAUSE1_REG); in armada8k_pcie_irq_handler()
H A Dpcie-designware.c189 ver = dw_pcie_readl_dbi(pci, PCIE_VERSION_NUMBER); in dw_pcie_version_detect()
199 ver = dw_pcie_readl_dbi(pci, PCIE_VERSION_TYPE); in dw_pcie_version_detect()
260 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
276 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
721 val = dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG1); in dw_pcie_link_up()
742 cap = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in dw_pcie_link_set_max_speed()
793 plc = dw_pcie_readl_dbi(pci, PCIE_PORT_LINK_CONTROL); in dw_pcie_link_set_max_link_width()
825 lnkcap = dw_pcie_readl_dbi(pci, cap + PCI_EXP_LNKCAP); in dw_pcie_link_set_max_link_width()
837 val = dw_pcie_readl_dbi(pci, PCIE_ATU_VIEWPORT); in dw_pcie_iatu_detect()
1123 val = dw_pcie_readl_dbi(pci, PCIE_PORT_AFR); in dw_pcie_setup()
[all …]
H A Dpcie-designware-debugfs.c195 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + SD_STATUS_L1LANE_REG); in lane_detect_read()
216 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + SD_STATUS_L1LANE_REG); in lane_detect_write()
233 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + SD_STATUS_L1LANE_REG); in rx_valid_read()
286 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + ERR_INJ0_OFF + (0x4 * err_group)); in err_inj_write()
312 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + RAS_DES_EVENT_COUNTER_CTRL_REG); in set_event_number()
332 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + RAS_DES_EVENT_COUNTER_CTRL_REG); in counter_enable_read()
357 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + RAS_DES_EVENT_COUNTER_CTRL_REG); in counter_enable_write()
371 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + in counter_enable_write()
396 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + RAS_DES_EVENT_COUNTER_CTRL_REG); in counter_lane_read()
418 val = dw_pcie_readl_dbi(pci, rinfo->ras_cap_offset + RAS_DES_EVENT_COUNTER_CTRL_REG); in counter_lane_write()
[all …]
H A Dpcie-tegra194.c483 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in tegra_pcie_ep_irq_thread()
707 val = dw_pcie_readl_dbi(pci, PCIE_PORT_AFR); in init_host_aspm()
854 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in config_gen3_gen4_eq_presets()
858 val = dw_pcie_readl_dbi(pci, GEN3_EQ_CONTROL_OFF); in config_gen3_gen4_eq_presets()
864 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in config_gen3_gen4_eq_presets()
869 val = dw_pcie_readl_dbi(pci, GEN3_EQ_CONTROL_OFF); in config_gen3_gen4_eq_presets()
876 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in config_gen3_gen4_eq_presets()
894 val = dw_pcie_readl_dbi(pci, PCI_IO_BASE); in tegra_pcie_dw_host_init()
898 val = dw_pcie_readl_dbi(pci, PCI_PREF_MEMORY_BASE); in tegra_pcie_dw_host_init()
932 val = dw_pcie_readl_dbi(pci, GEN3_RELATED_OFF); in tegra_pcie_dw_host_init()
[all …]
H A Dpcie-rcar-gen4.c110 val = dw_pcie_readl_dbi(dw, PCIE_LINK_WIDTH_SPEED_CONTROL); in rcar_gen4_pcie_speed_change()
114 val = dw_pcie_readl_dbi(dw, PCIE_LINK_WIDTH_SPEED_CONTROL); in rcar_gen4_pcie_speed_change()
119 val = dw_pcie_readl_dbi(dw, PCIE_LINK_WIDTH_SPEED_CONTROL); in rcar_gen4_pcie_speed_change()
567 val = dw_pcie_readl_dbi(dw, PCIE_PORT_LANE_SKEW); in rcar_gen4_pcie_additional_common_init()
600 if (dw_pcie_readl_dbi(dw, offset) & mask) in rcar_gen4_pcie_reg_test_bit()
682 val = dw_pcie_readl_dbi(dw, PCIE_PORT_FORCE); in rcar_gen4_pcie_ltssm_control()
H A Dpcie-designware-ep.c122 prev_cap_header = dw_pcie_readl_dbi(pci, prev_cap_offset); in dw_pcie_ep_hide_ext_capability()
124 cap_header = dw_pcie_readl_dbi(pci, cap_offset); in dw_pcie_ep_hide_ext_capability()
258 reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_get_rebar_offset()
262 reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_get_rebar_offset()
313 rebar_ctrl = dw_pcie_readl_dbi(pci, rebar_offset + PCI_REBAR_CTRL); in dw_pcie_ep_set_bar_resizable()
877 reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_init_non_sticky_registers()
899 val = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_init_non_sticky_registers()
1004 reg = dw_pcie_readl_dbi(pci, ptm_cap_base + PCI_PTM_CAP); in dw_pcie_ep_init_registers()
1008 reg = dw_pcie_readl_dbi(pci, ptm_cap_base + PCI_PTM_CAP); in dw_pcie_ep_init_registers()
H A Dpci-meson.c271 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_payload()
275 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_payload()
287 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_rd_req_size()
291 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_rd_req_size()
H A Dpcie-fu740.c196 tmp = dw_pcie_readl_dbi(pci, cap_exp + PCI_EXP_LNKCAP); in fu740_pcie_start_link()
211 tmp = dw_pcie_readl_dbi(pci, cap_exp + PCI_EXP_LNKCAP); in fu740_pcie_start_link()
219 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in fu740_pcie_start_link()
H A Dpci-imx6.c277 val = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT) & in pcie_phy_poll_ack()
331 *data = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT); in pcie_phy_read()
815 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx_pcie_wait_for_speed_change()
833 tmp = dw_pcie_readl_dbi(imx_pcie->pci, offset + PCI_EXP_LNKCAP); in imx_pcie_ltssm_enable()
869 tmp = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in imx_pcie_start_link()
885 tmp = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in imx_pcie_start_link()
894 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx_pcie_start_link()
931 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0), in imx_pcie_start_link()
932 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG1)); in imx_pcie_start_link()
H A Dpcie-designware-host.c69 status = dw_pcie_readl_dbi(pci, PCIE_MSI_INTR0_STATUS + in dw_handle_msi_irq()
866 val = dw_pcie_readl_dbi(pci, PCI_INTERRUPT_LINE); in dw_pcie_setup_rc()
872 val = dw_pcie_readl_dbi(pci, PCI_PRIMARY_BUS); in dw_pcie_setup_rc()
878 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dw_pcie_setup_rc()
900 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in dw_pcie_setup_rc()
H A Dpcie-designware.h564 static inline u32 dw_pcie_readl_dbi(struct dw_pcie *pci, u32 reg) in dw_pcie_readl_dbi() function
693 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_en()
704 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_dis()
730 val = dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0); in dw_pcie_get_ltssm()
H A Dpci-dra7xx.c211 val = dw_pcie_readl_dbi(pci, PCIE_MSI_INTR0_STATUS + in dra7xx_pcie_handle_msi()
876 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_suspend()
893 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_resume()
H A Dpcie-qcom-ep.c474 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in qcom_pcie_perst_deassert()
481 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in qcom_pcie_perst_deassert()
689 dstate = dw_pcie_readl_dbi(pci, DBI_CON_STATUS) & in qcom_pcie_ep_global_irq_thread()
H A Dpci-layerscape-ep.c276 pcie->lnkcap = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in ls_pcie_ep_probe()
H A Dpcie-intel-gw.c96 return dw_pcie_readl_dbi(&pcie->pci, ofs); in pcie_rc_cfg_rd()
H A Dpcie-bt1.c292 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in bt1_pcie_start_link()
H A Dpci-keystone.c499 val = dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0); in ks_pcie_link_up()