Home
last modified time | relevance | path

Searched refs:SRBM_SOFT_RESET (Results 1 – 25 of 25) sorted by relevance

/linux-6.15/drivers/gpu/drm/amd/amdgpu/
H A Dsi_ih.c248 tmp = RREG32(SRBM_SOFT_RESET); in si_ih_soft_reset()
251 WREG32(SRBM_SOFT_RESET, tmp); in si_ih_soft_reset()
252 tmp = RREG32(SRBM_SOFT_RESET); in si_ih_soft_reset()
257 WREG32(SRBM_SOFT_RESET, tmp); in si_ih_soft_reset()
258 tmp = RREG32(SRBM_SOFT_RESET); in si_ih_soft_reset()
H A Dvce_v3_0.c650 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1); in vce_v3_0_check_soft_reset()
651 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1); in vce_v3_0_check_soft_reset()
655 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1); in vce_v3_0_check_soft_reset()
656 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1); in vce_v3_0_check_soft_reset()
H A Dsdma_v3_0.c1263 if (REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA) || in sdma_v3_0_pre_soft_reset()
1264 REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA1)) { in sdma_v3_0_pre_soft_reset()
1282 if (REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA) || in sdma_v3_0_post_soft_reset()
1283 REG_GET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_SDMA1)) { in sdma_v3_0_post_soft_reset()
H A Diceland_ih.c372 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in iceland_ih_soft_reset()
H A Dcz_ih.c378 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in cz_ih_soft_reset()
H A Dtonga_ih.c390 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in tonga_ih_check_soft_reset()
H A Dgmc_v6_0.c996 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); in gmc_v6_0_soft_reset()
1002 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); in gmc_v6_0_soft_reset()
H A Dvce_v2_0.c542 WREG32_FIELD(SRBM_SOFT_RESET, SOFT_RESET_VCE, 1); in vce_v2_0_soft_reset()
H A Dgmc_v7_0.c1186 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); in gmc_v7_0_soft_reset()
1192 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); in gmc_v7_0_soft_reset()
H A Duvd_v6_0.c761 WREG32_FIELD(SRBM_SOFT_RESET, SOFT_RESET_UVD, 0); in uvd_v6_0_start()
1175 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_UVD, 1); in uvd_v6_0_check_soft_reset()
H A Dgmc_v8_0.c1308 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); in gmc_v8_0_check_soft_reset()
1314 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); in gmc_v8_0_check_soft_reset()
H A Dsid.h339 #define SRBM_SOFT_RESET 0x398 macro
H A Dgfx_v8_0.c4931 SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1); in gfx_v8_0_check_soft_reset()
4949 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, in gfx_v8_0_check_soft_reset()
4957 SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1); in gfx_v8_0_check_soft_reset()
4960 SRBM_SOFT_RESET, SOFT_RESET_SEM, 1); in gfx_v8_0_check_soft_reset()
/linux-6.15/drivers/gpu/drm/radeon/
H A Dcik_sdma.c276 WREG32(SRBM_SOFT_RESET, SOFT_RESET_SDMA | SOFT_RESET_SDMA1); in cik_sdma_gfx_stop()
277 (void)RREG32(SRBM_SOFT_RESET); in cik_sdma_gfx_stop()
279 WREG32(SRBM_SOFT_RESET, 0); in cik_sdma_gfx_stop()
280 (void)RREG32(SRBM_SOFT_RESET); in cik_sdma_gfx_stop()
H A Dni.c1908 tmp = RREG32(SRBM_SOFT_RESET); in cayman_gpu_soft_reset()
1911 WREG32(SRBM_SOFT_RESET, tmp); in cayman_gpu_soft_reset()
1912 tmp = RREG32(SRBM_SOFT_RESET); in cayman_gpu_soft_reset()
1917 WREG32(SRBM_SOFT_RESET, tmp); in cayman_gpu_soft_reset()
1918 tmp = RREG32(SRBM_SOFT_RESET); in cayman_gpu_soft_reset()
H A Dr600.c1798 tmp = RREG32(SRBM_SOFT_RESET); in r600_gpu_soft_reset()
1801 WREG32(SRBM_SOFT_RESET, tmp); in r600_gpu_soft_reset()
1802 tmp = RREG32(SRBM_SOFT_RESET); in r600_gpu_soft_reset()
1807 WREG32(SRBM_SOFT_RESET, tmp); in r600_gpu_soft_reset()
1808 tmp = RREG32(SRBM_SOFT_RESET); in r600_gpu_soft_reset()
1869 WREG32(SRBM_SOFT_RESET, tmp); in r600_gpu_pci_config_reset()
1871 WREG32(SRBM_SOFT_RESET, 0); in r600_gpu_pci_config_reset()
3536 WREG32(SRBM_SOFT_RESET, SOFT_RESET_RLC); in r600_rlc_stop()
3537 RREG32(SRBM_SOFT_RESET); in r600_rlc_stop()
3539 WREG32(SRBM_SOFT_RESET, 0); in r600_rlc_stop()
[all …]
H A Duvd_v1_0.c291 WREG32_P(SRBM_SOFT_RESET, 0, ~SOFT_RESET_UVD); in uvd_v1_0_start()
H A Devergreen.c3986 tmp = RREG32(SRBM_SOFT_RESET); in evergreen_gpu_soft_reset()
3989 WREG32(SRBM_SOFT_RESET, tmp); in evergreen_gpu_soft_reset()
3990 tmp = RREG32(SRBM_SOFT_RESET); in evergreen_gpu_soft_reset()
3995 WREG32(SRBM_SOFT_RESET, tmp); in evergreen_gpu_soft_reset()
3996 tmp = RREG32(SRBM_SOFT_RESET); in evergreen_gpu_soft_reset()
H A Dnid.h74 #define SRBM_SOFT_RESET 0x0E60 macro
H A Dsi.c3945 tmp = RREG32(SRBM_SOFT_RESET); in si_gpu_soft_reset()
3948 WREG32(SRBM_SOFT_RESET, tmp); in si_gpu_soft_reset()
3949 tmp = RREG32(SRBM_SOFT_RESET); in si_gpu_soft_reset()
3954 WREG32(SRBM_SOFT_RESET, tmp); in si_gpu_soft_reset()
3955 tmp = RREG32(SRBM_SOFT_RESET); in si_gpu_soft_reset()
H A Dsid.h342 #define SRBM_SOFT_RESET 0x0E60 macro
H A Dcikd.h465 #define SRBM_SOFT_RESET 0xE60 macro
H A Dcik.c5023 tmp = RREG32(SRBM_SOFT_RESET); in cik_gpu_soft_reset()
5026 WREG32(SRBM_SOFT_RESET, tmp); in cik_gpu_soft_reset()
5027 tmp = RREG32(SRBM_SOFT_RESET); in cik_gpu_soft_reset()
5032 WREG32(SRBM_SOFT_RESET, tmp); in cik_gpu_soft_reset()
5033 tmp = RREG32(SRBM_SOFT_RESET); in cik_gpu_soft_reset()
H A Devergreend.h1181 #define SRBM_SOFT_RESET 0x0E60 macro
H A Dr600d.h701 #define SRBM_SOFT_RESET 0xe60 macro