Home
last modified time | relevance | path

Searched refs:CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT (Results 1 – 14 of 14) sorted by relevance

/linux-6.15/drivers/gpu/drm/amd/include/asic_reg/gca/
H A Dgfx_7_2_sh_mask.h1496 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT 0x17 macro
H A Dgfx_8_0_sh_mask.h1930 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT 0x17 macro
H A Dgfx_8_1_sh_mask.h2452 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT 0x17 macro
/linux-6.15/drivers/gpu/drm/amd/include/asic_reg/gc/
H A Dgc_9_0_sh_mask.h11879 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_9_1_sh_mask.h13305 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_9_2_1_sh_mask.h13083 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_9_4_3_sh_mask.h15088 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_9_4_2_sh_mask.h3281 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_11_5_0_sh_mask.h13010 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_11_0_0_sh_mask.h16316 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_12_0_0_sh_mask.h12386 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_10_1_0_sh_mask.h18859 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_11_0_3_sh_mask.h18559 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro
H A Dgc_10_3_0_sh_mask.h17207 #define CPC_INT_CNTL__PRIV_REG_INT_ENABLE__SHIFT … macro