Searched refs:IsVecInReg (Results 1 – 1 of 1) sorted by relevance
2399 bool IsVecInReg = Op.getOpcode() == ISD::ZERO_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2405 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()2410 IsVecInReg ? ISD::ANY_EXTEND_VECTOR_INREG : ISD::ANY_EXTEND; in SimplifyDemandedBits()2445 bool IsVecInReg = Op.getOpcode() == ISD::SIGN_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2458 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()2467 IsVecInReg ? ISD::ANY_EXTEND_VECTOR_INREG : ISD::ANY_EXTEND; in SimplifyDemandedBits()2485 IsVecInReg ? ISD::ZERO_EXTEND_VECTOR_INREG : ISD::ZERO_EXTEND; in SimplifyDemandedBits()2488 if (!IsVecInReg) in SimplifyDemandedBits()2509 bool IsVecInReg = Op.getOpcode() == ISD::ANY_EXTEND_VECTOR_INREG; in SimplifyDemandedBits() local2513 if (IsLE && IsVecInReg && DemandedElts == 1 && in SimplifyDemandedBits()