Searched refs:perst0 (Results 1 – 1 of 1) sorted by relevance
7071 uint64_t perst0 : 1; /**< PERST0_L asserted while MIO_RST_CTL0[RST_RCV]=1 member7092 uint64_t perst0 : 1;7102 uint64_t perst0 : 1; /**< PERST0_L asserted while MIO_RST_CTL0[RST_RCV]=1 member7115 uint64_t perst0 : 1;7141 uint64_t perst0 : 1; /**< Controller0 PERST reset interrupt enable */ member7153 uint64_t perst0 : 1;7162 uint64_t perst0 : 1; /**< Controller0 PERST reset interrupt enable */ member7170 uint64_t perst0 : 1;