Home
last modified time | relevance | path

Searched refs:io_cq (Results 1 – 8 of 8) sorted by relevance

/f-stack/freebsd/contrib/ena-com/
H A Dena_eth_com.h100 ENA_REG_WRITE32(io_cq->bus, intr_reg->intr_control, io_cq->unmask_reg); in ena_com_unmask_intr()
208 head = io_cq->head; in ena_com_update_dev_comp_head()
215 io_cq->qid, head); in ena_com_update_dev_comp_head()
216 ENA_REG_WRITE32(io_cq->bus, head, io_cq->cq_head_db_reg); in ena_com_update_dev_comp_head()
229 if (!io_cq->numa_node_cfg_reg) in ena_com_update_numa_node()
235 ENA_REG_WRITE32(io_cq->bus, numa_cfg.numa_cfg, io_cq->numa_node_cfg_reg); in ena_com_update_numa_node()
245 io_cq->head++; in ena_com_cq_inc_head()
248 if (unlikely((io_cq->head & (io_cq->q_depth - 1)) == 0)) in ena_com_cq_inc_head()
249 io_cq->phase ^= 1; in ena_com_cq_inc_head()
259 masked_head = io_cq->head & (io_cq->q_depth - 1); in ena_com_tx_comp_req_id_get()
[all …]
H A Dena_eth_com.c37 struct ena_com_io_cq *io_cq) in ena_com_get_next_rx_cdesc() argument
43 head_masked = io_cq->head & (io_cq->q_depth - 1); in ena_com_get_next_rx_cdesc()
44 expected_phase = io_cq->phase; in ena_com_get_next_rx_cdesc()
257 idx &= (io_cq->q_depth - 1); in ena_com_rx_cdesc_idx_to_ptr()
275 ena_com_cq_inc_head(io_cq); in ena_com_cdesc_rx_pkt_get()
283 count += io_cq->cur_rx_pkt_cdesc_count; in ena_com_cdesc_rx_pkt_get()
285 head_masked = io_cq->head & (io_cq->q_depth - 1); in ena_com_cdesc_rx_pkt_get()
287 io_cq->cur_rx_pkt_cdesc_count = 0; in ena_com_cdesc_rx_pkt_get()
294 io_cq->cur_rx_pkt_cdesc_count += count; in ena_com_cdesc_rx_pkt_get()
582 u16 q_depth = io_cq->q_depth; in ena_com_rx_pkt()
[all …]
H A Dena_com.c447 memset(&io_cq->cdesc_addr, 0x0, sizeof(io_cq->cdesc_addr)); in ena_com_init_io_cq()
455 size = io_cq->cdesc_entry_size_in_bytes * io_cq->q_depth; in ena_com_init_io_cq()
456 io_cq->bus = ena_dev->bus; in ena_com_init_io_cq()
480 io_cq->phase = 1; in ena_com_init_io_cq()
481 io_cq->head = 0; in ena_com_init_io_cq()
978 size = io_cq->cdesc_entry_size_in_bytes * io_cq->q_depth; in ena_com_io_queue_free()
1480 io_cq->cq_head_db_reg = in ena_com_create_io_cq()
1485 io_cq->numa_node_cfg_reg = in ena_com_create_io_cq()
1489 ena_trc_dbg(ena_dev, "Created cq[%u], depth[%u]\n", io_cq->idx, io_cq->q_depth); in ena_com_create_io_cq()
1943 memset(io_cq, 0x0, sizeof(*io_cq)); in ena_com_create_io_queue()
[all …]
H A Dena_com.h481 struct ena_com_io_cq **io_cq);
883 struct ena_com_io_cq *io_cq);
894 struct ena_com_io_cq *io_cq);
990 static inline struct ena_com_dev *ena_com_io_cq_to_ena_dev(struct ena_com_io_cq *io_cq) in ena_com_io_cq_to_ena_dev() argument
992 return container_of(io_cq, struct ena_com_dev, io_cq_queues[io_cq->qid]); in ena_com_io_cq_to_ena_dev()
/f-stack/dpdk/drivers/net/ena/base/
H A Dena_eth_com.h72 ENA_REG_WRITE32(io_cq->bus, intr_reg->intr_control, io_cq->unmask_reg); in ena_com_unmask_intr()
177 head = io_cq->head; in ena_com_update_dev_comp_head()
183 io_cq->qid, head); in ena_com_update_dev_comp_head()
184 ENA_REG_WRITE32(io_cq->bus, head, io_cq->cq_head_db_reg); in ena_com_update_dev_comp_head()
197 if (!io_cq->numa_node_cfg_reg) in ena_com_update_numa_node()
203 ENA_REG_WRITE32(io_cq->bus, numa_cfg.numa_cfg, io_cq->numa_node_cfg_reg); in ena_com_update_numa_node()
213 io_cq->head++; in ena_com_cq_inc_head()
216 if (unlikely((io_cq->head & (io_cq->q_depth - 1)) == 0)) in ena_com_cq_inc_head()
217 io_cq->phase ^= 1; in ena_com_cq_inc_head()
227 masked_head = io_cq->head & (io_cq->q_depth - 1); in ena_com_tx_comp_req_id_get()
[all …]
H A Dena_eth_com.c9 struct ena_com_io_cq *io_cq) in ena_com_get_next_rx_cdesc() argument
15 head_masked = io_cq->head & (io_cq->q_depth - 1); in ena_com_get_next_rx_cdesc()
16 expected_phase = io_cq->phase; in ena_com_get_next_rx_cdesc()
222 idx &= (io_cq->q_depth - 1); in ena_com_rx_cdesc_idx_to_ptr()
225 idx * io_cq->cdesc_entry_size_in_bytes); in ena_com_rx_cdesc_idx_to_ptr()
240 ena_com_cq_inc_head(io_cq); in ena_com_cdesc_rx_pkt_get()
248 count += io_cq->cur_rx_pkt_cdesc_count; in ena_com_cdesc_rx_pkt_get()
250 head_masked = io_cq->head & (io_cq->q_depth - 1); in ena_com_cdesc_rx_pkt_get()
252 io_cq->cur_rx_pkt_cdesc_count = 0; in ena_com_cdesc_rx_pkt_get()
258 io_cq->cur_rx_pkt_cdesc_count += count; in ena_com_cdesc_rx_pkt_get()
[all …]
H A Dena_com.c405 memset(&io_cq->cdesc_addr, 0x0, sizeof(io_cq->cdesc_addr)); in ena_com_init_io_cq()
413 size = io_cq->cdesc_entry_size_in_bytes * io_cq->q_depth; in ena_com_init_io_cq()
414 io_cq->bus = ena_dev->bus; in ena_com_init_io_cq()
438 io_cq->phase = 1; in ena_com_init_io_cq()
439 io_cq->head = 0; in ena_com_init_io_cq()
928 size = io_cq->cdesc_entry_size_in_bytes * io_cq->q_depth; in ena_com_io_queue_free()
1428 io_cq->cq_head_db_reg = in ena_com_create_io_cq()
1433 io_cq->numa_node_cfg_reg = in ena_com_create_io_cq()
1437 ena_trc_dbg("created cq[%u], depth[%u]\n", io_cq->idx, io_cq->q_depth); in ena_com_create_io_cq()
1881 memset(io_cq, 0x0, sizeof(*io_cq)); in ena_com_create_io_queue()
[all …]
H A Dena_com.h453 struct ena_com_io_cq **io_cq);
855 struct ena_com_io_cq *io_cq);
866 struct ena_com_io_cq *io_cq);