Home
last modified time | relevance | path

Searched refs:PLLE_AUX (Results 1 – 6 of 6) sorted by relevance

/f-stack/freebsd/arm/nvidia/tegra124/
H A Dtegra124_car.c232 MUX(0, "pllE_src1", mux_plle_src1, PLLE_AUX, 2, 1),
233 MUX(0, "pllE_src", mux_plle_src, PLLE_AUX, 28, 1),
259 GATE(TEGRA124_CLK_CML0, "cml0", "pllE_out0", PLLE_AUX, 0),
260 GATE(TEGRA124_CLK_CML1, "cml1", "pllE_out0", PLLE_AUX, 1),
H A Dtegra124_clk_pll.c574 RD4(sc, PLLE_AUX, &reg); in plle_enable()
577 WR4(sc, PLLE_AUX, reg); in plle_enable()
626 RD4(sc, PLLE_AUX, &reg); in plle_enable()
631 WR4(sc, PLLE_AUX, reg); in plle_enable()
635 WR4(sc, PLLE_AUX, reg); in plle_enable()
H A Dtegra124_car.h211 #define PLLE_AUX 0x48c macro
/f-stack/freebsd/arm64/nvidia/tegra210/
H A Dtegra210_clk_pll.c497 MUX(0, "pllE_src1", mux_plle_src1, PLLE_AUX, 2, 1),
498 MUX(0, "pllE_src", mux_plle_src, PLLE_AUX, 28, 1),
767 RD4(sc, PLLE_AUX, &reg); in plle_enable()
770 WR4(sc, PLLE_AUX, reg); in plle_enable()
821 RD4(sc, PLLE_AUX, &reg); in plle_enable()
826 WR4(sc, PLLE_AUX, reg); in plle_enable()
830 WR4(sc, PLLE_AUX, reg); in plle_enable()
H A Dtegra210_car.c250 GATE(TEGRA210_CLK_CML0, "cml0", "pllE_out0", PLLE_AUX, 0),
251 GATE(TEGRA210_CLK_CML1, "cml1", "pllE_out0", PLLE_AUX, 1),
H A Dtegra210_car.h284 #define PLLE_AUX 0x48c macro