Searched refs:intr_control (Results 1 – 3 of 3) sorted by relevance
266 uint32_t intr_control; member893 return p->intr_control & ENA_ETH_IO_INTR_REG_RX_INTR_DELAY_MASK; in get_ena_eth_io_intr_reg_rx_intr_delay()898 p->intr_control |= val & ENA_ETH_IO_INTR_REG_RX_INTR_DELAY_MASK; in set_ena_eth_io_intr_reg_rx_intr_delay()903 …return (p->intr_control & ENA_ETH_IO_INTR_REG_TX_INTR_DELAY_MASK) >> ENA_ETH_IO_INTR_REG_TX_INTR_D… in get_ena_eth_io_intr_reg_tx_intr_delay()908 …p->intr_control |= (val << ENA_ETH_IO_INTR_REG_TX_INTR_DELAY_SHIFT) & ENA_ETH_IO_INTR_REG_TX_INTR_… in set_ena_eth_io_intr_reg_tx_intr_delay()913 …return (p->intr_control & ENA_ETH_IO_INTR_REG_INTR_UNMASK_MASK) >> ENA_ETH_IO_INTR_REG_INTR_UNMASK… in get_ena_eth_io_intr_reg_intr_unmask()918 …p->intr_control |= (val << ENA_ETH_IO_INTR_REG_INTR_UNMASK_SHIFT) & ENA_ETH_IO_INTR_REG_INTR_UNMAS… in set_ena_eth_io_intr_reg_intr_unmask()
995 intr_reg->intr_control = 0; in ena_com_update_intr_reg()996 intr_reg->intr_control |= rx_delay_interval & in ena_com_update_intr_reg()999 intr_reg->intr_control |= in ena_com_update_intr_reg()1004 intr_reg->intr_control |= ENA_ETH_IO_INTR_REG_INTR_UNMASK_MASK; in ena_com_update_intr_reg()
72 ENA_REG_WRITE32(io_cq->bus, intr_reg->intr_control, io_cq->unmask_reg); in ena_com_unmask_intr()