Lines Matching refs:src2

270             xadd32_u8 = Xadd32U8 { dst: XReg, src1: XReg, src2: u8 };
272             xadd32_u32 = Xadd32U32 { dst: XReg, src1: XReg, src2: u32 };
277             xadd64_u8 = Xadd64U8 { dst: XReg, src1: XReg, src2: u8 };
279             xadd64_u32 = Xadd64U32 { dst: XReg, src1: XReg, src2: u32 };
282             xmadd32 = Xmadd32 { dst: XReg, src1: XReg, src2: XReg, src3: XReg };
284             xmadd64 = Xmadd64 { dst: XReg, src1: XReg, src2: XReg, src3: XReg };
291             xsub32_u8 = Xsub32U8 { dst: XReg, src1: XReg, src2: u8 };
293             xsub32_u32 = Xsub32U32 { dst: XReg, src1: XReg, src2: u32 };
298             xsub64_u8 = Xsub64U8 { dst: XReg, src1: XReg, src2: u8 };
300             xsub64_u32 = Xsub64U32 { dst: XReg, src1: XReg, src2: u32 };
305             xmul32_s8 = Xmul32S8 { dst: XReg, src1: XReg, src2: i8 };
307             xmul32_s32 = Xmul32S32 { dst: XReg, src1: XReg, src2: i32 };
312             xmul64_s8 = Xmul64S8 { dst: XReg, src1: XReg, src2: i8 };
314             xmul64_s32 = Xmul64S32 { dst: XReg, src1: XReg, src2: i32 };
556             xband32_s8 = Xband32S8 { dst: XReg, src1: XReg, src2: i8 };
558             xband32_s32 = Xband32S32 { dst: XReg, src1: XReg, src2: i32 };
562             xband64_s8 = Xband64S8 { dst: XReg, src1: XReg, src2: i8 };
564             xband64_s32 = Xband64S32 { dst: XReg, src1: XReg, src2: i32 };
568             xbor32_s8 = Xbor32S8 { dst: XReg, src1: XReg, src2: i8 };
570             xbor32_s32 = Xbor32S32 { dst: XReg, src1: XReg, src2: i32 };
574             xbor64_s8 = Xbor64S8 { dst: XReg, src1: XReg, src2: i8 };
576             xbor64_s32 = Xbor64S32 { dst: XReg, src1: XReg, src2: i32 };
581             xbxor32_s8 = Xbxor32S8 { dst: XReg, src1: XReg, src2: i8 };
583             xbxor32_s32 = Xbxor32S32 { dst: XReg, src1: XReg, src2: i32 };
587             xbxor64_s8 = Xbxor64S8 { dst: XReg, src1: XReg, src2: i8 };
589             xbxor64_s32 = Xbxor64S32 { dst: XReg, src1: XReg, src2: i32 };
777             feq32 = Feq32 { dst: XReg, src1: FReg, src2: FReg };
779             fneq32 = Fneq32 { dst: XReg, src1: FReg, src2: FReg };
781             flt32 = Flt32 { dst: XReg, src1: FReg, src2: FReg };
783             flteq32 = Flteq32 { dst: XReg, src1: FReg, src2: FReg };
785             feq64 = Feq64 { dst: XReg, src1: FReg, src2: FReg };
787             fneq64 = Fneq64 { dst: XReg, src1: FReg, src2: FReg };
789             flt64 = Flt64 { dst: XReg, src1: FReg, src2: FReg };
791             flteq64 = Flteq64 { dst: XReg, src1: FReg, src2: FReg };
1316             vshuffle = VShuffle { dst: VReg, src1: VReg, src2: VReg, mask: u128 };