Lines Matching refs:mul

29   %mul.18 = add i32 %1, %0
32   %mul.29 = add i32 %2, %mul.18
35   %mul.310 = add i32 %3, %mul.29
38   %mul.411 = add i32 %4, %mul.310
41   %mul.512 = add i32 %5, %mul.411
44   %mul.613 = add i32 %6, %mul.512
47   %mul.714 = add i32 %7, %mul.613
48   ret i32 %mul.714
63 ; AVX-NEXT:    [[TMP2:%.*]] = call i32 @llvm.vector.reduce.mul.v8i32(<8 x i32> [[TMP1]])
71 ; SSE-NEXT:    [[MUL_18:%.*]] = mul i32 [[TMP1]], [[TMP0]]
74 ; SSE-NEXT:    [[MUL_29:%.*]] = mul i32 [[TMP2]], [[MUL_18]]
77 ; SSE-NEXT:    [[MUL_310:%.*]] = mul i32 [[TMP3]], [[MUL_29]]
80 ; SSE-NEXT:    [[MUL_411:%.*]] = mul i32 [[TMP4]], [[MUL_310]]
83 ; SSE-NEXT:    [[MUL_512:%.*]] = mul i32 [[TMP5]], [[MUL_411]]
86 ; SSE-NEXT:    [[MUL_613:%.*]] = mul i32 [[TMP6]], [[MUL_512]]
89 ; SSE-NEXT:    [[MUL_714:%.*]] = mul i32 [[TMP7]], [[MUL_613]]
96   %mul.18 = mul i32 %1, %0
99   %mul.29 = mul i32 %2, %mul.18
102   %mul.310 = mul i32 %3, %mul.29
105   %mul.411 = mul i32 %4, %mul.310
108   %mul.512 = mul i32 %5, %mul.411
111   %mul.613 = mul i32 %6, %mul.512
114   %mul.714 = mul i32 %7, %mul.613
115   ret i32 %mul.714
137   %mul.18 = and i32 %1, %0
140   %mul.29 = and i32 %2, %mul.18
143   %mul.310 = and i32 %3, %mul.29
146   %mul.411 = and i32 %4, %mul.310
149   %mul.512 = and i32 %5, %mul.411
152   %mul.613 = and i32 %6, %mul.512
155   %mul.714 = and i32 %7, %mul.613
156   ret i32 %mul.714
178   %mul.18 = or i32 %1, %0
181   %mul.29 = or i32 %2, %mul.18
184   %mul.310 = or i32 %3, %mul.29
187   %mul.411 = or i32 %4, %mul.310
190   %mul.512 = or i32 %5, %mul.411
193   %mul.613 = or i32 %6, %mul.512
196   %mul.714 = or i32 %7, %mul.613
197   ret i32 %mul.714
219   %mul.18 = xor i32 %1, %0
222   %mul.29 = xor i32 %2, %mul.18
225   %mul.310 = xor i32 %3, %mul.29
228   %mul.411 = xor i32 %4, %mul.310
231   %mul.512 = xor i32 %5, %mul.411
234   %mul.613 = xor i32 %6, %mul.512
237   %mul.714 = xor i32 %7, %mul.613
238   ret i32 %mul.714