Lines Matching refs:vb
5 define <vscale x 1 x i1> @vmand_vv_nxv1i1(<vscale x 1 x i1> %va, <vscale x 1 x i1> %vb) {
11 %vc = and <vscale x 1 x i1> %va, %vb
15 define <vscale x 2 x i1> @vmand_vv_nxv2i1(<vscale x 2 x i1> %va, <vscale x 2 x i1> %vb) {
21 %vc = and <vscale x 2 x i1> %va, %vb
25 define <vscale x 4 x i1> @vmand_vv_nxv4i1(<vscale x 4 x i1> %va, <vscale x 4 x i1> %vb) {
31 %vc = and <vscale x 4 x i1> %va, %vb
35 define <vscale x 8 x i1> @vmand_vv_nxv8i1(<vscale x 8 x i1> %va, <vscale x 8 x i1> %vb) {
41 %vc = and <vscale x 8 x i1> %va, %vb
45 define <vscale x 16 x i1> @vmand_vv_nxv16i1(<vscale x 16 x i1> %va, <vscale x 16 x i1> %vb) {
51 %vc = and <vscale x 16 x i1> %va, %vb
55 define <vscale x 1 x i1> @vmor_vv_nxv1i1(<vscale x 1 x i1> %va, <vscale x 1 x i1> %vb) {
61 %vc = or <vscale x 1 x i1> %va, %vb
65 define <vscale x 2 x i1> @vmor_vv_nxv2i1(<vscale x 2 x i1> %va, <vscale x 2 x i1> %vb) {
71 %vc = or <vscale x 2 x i1> %va, %vb
75 define <vscale x 4 x i1> @vmor_vv_nxv4i1(<vscale x 4 x i1> %va, <vscale x 4 x i1> %vb) {
81 %vc = or <vscale x 4 x i1> %va, %vb
85 define <vscale x 8 x i1> @vmor_vv_nxv8i1(<vscale x 8 x i1> %va, <vscale x 8 x i1> %vb) {
91 %vc = or <vscale x 8 x i1> %va, %vb
95 define <vscale x 16 x i1> @vmor_vv_nxv16i1(<vscale x 16 x i1> %va, <vscale x 16 x i1> %vb) {
101 %vc = or <vscale x 16 x i1> %va, %vb
105 define <vscale x 1 x i1> @vmxor_vv_nxv1i1(<vscale x 1 x i1> %va, <vscale x 1 x i1> %vb) {
111 %vc = xor <vscale x 1 x i1> %va, %vb
115 define <vscale x 2 x i1> @vmxor_vv_nxv2i1(<vscale x 2 x i1> %va, <vscale x 2 x i1> %vb) {
121 %vc = xor <vscale x 2 x i1> %va, %vb
125 define <vscale x 4 x i1> @vmxor_vv_nxv4i1(<vscale x 4 x i1> %va, <vscale x 4 x i1> %vb) {
131 %vc = xor <vscale x 4 x i1> %va, %vb
135 define <vscale x 8 x i1> @vmxor_vv_nxv8i1(<vscale x 8 x i1> %va, <vscale x 8 x i1> %vb) {
141 %vc = xor <vscale x 8 x i1> %va, %vb
145 define <vscale x 16 x i1> @vmxor_vv_nxv16i1(<vscale x 16 x i1> %va, <vscale x 16 x i1> %vb) {
151 %vc = xor <vscale x 16 x i1> %va, %vb
155 define <vscale x 1 x i1> @vmnand_vv_nxv1i1(<vscale x 1 x i1> %va, <vscale x 1 x i1> %vb) {
161 %vc = and <vscale x 1 x i1> %va, %vb
168 define <vscale x 2 x i1> @vmnand_vv_nxv2i1(<vscale x 2 x i1> %va, <vscale x 2 x i1> %vb) {
174 %vc = and <vscale x 2 x i1> %va, %vb
181 define <vscale x 4 x i1> @vmnand_vv_nxv4i1(<vscale x 4 x i1> %va, <vscale x 4 x i1> %vb) {
187 %vc = and <vscale x 4 x i1> %va, %vb
194 define <vscale x 8 x i1> @vmnand_vv_nxv8i1(<vscale x 8 x i1> %va, <vscale x 8 x i1> %vb) {
200 %vc = and <vscale x 8 x i1> %va, %vb
207 define <vscale x 16 x i1> @vmnand_vv_nxv16i1(<vscale x 16 x i1> %va, <vscale x 16 x i1> %vb) {
213 %vc = and <vscale x 16 x i1> %va, %vb
220 define <vscale x 1 x i1> @vmnor_vv_nxv1i1(<vscale x 1 x i1> %va, <vscale x 1 x i1> %vb) {
226 %vc = or <vscale x 1 x i1> %va, %vb
233 define <vscale x 2 x i1> @vmnor_vv_nxv2i1(<vscale x 2 x i1> %va, <vscale x 2 x i1> %vb) {
239 %vc = or <vscale x 2 x i1> %va, %vb
246 define <vscale x 4 x i1> @vmnor_vv_nxv4i1(<vscale x 4 x i1> %va, <vscale x 4 x i1> %vb) {
252 %vc = or <vscale x 4 x i1> %va, %vb
259 define <vscale x 8 x i1> @vmnor_vv_nxv8i1(<vscale x 8 x i1> %va, <vscale x 8 x i1> %vb) {
265 %vc = or <vscale x 8 x i1> %va, %vb
272 define <vscale x 16 x i1> @vmnor_vv_nxv16i1(<vscale x 16 x i1> %va, <vscale x 16 x i1> %vb) {
278 %vc = or <vscale x 16 x i1> %va, %vb
285 define <vscale x 1 x i1> @vmxnor_vv_nxv1i1(<vscale x 1 x i1> %va, <vscale x 1 x i1> %vb) {
291 %vc = xor <vscale x 1 x i1> %va, %vb
298 define <vscale x 2 x i1> @vmxnor_vv_nxv2i1(<vscale x 2 x i1> %va, <vscale x 2 x i1> %vb) {
304 %vc = xor <vscale x 2 x i1> %va, %vb
311 define <vscale x 4 x i1> @vmxnor_vv_nxv4i1(<vscale x 4 x i1> %va, <vscale x 4 x i1> %vb) {
317 %vc = xor <vscale x 4 x i1> %va, %vb
324 define <vscale x 8 x i1> @vmxnor_vv_nxv8i1(<vscale x 8 x i1> %va, <vscale x 8 x i1> %vb) {
330 %vc = xor <vscale x 8 x i1> %va, %vb
337 define <vscale x 16 x i1> @vmxnor_vv_nxv16i1(<vscale x 16 x i1> %va, <vscale x 16 x i1> %vb) {
343 %vc = xor <vscale x 16 x i1> %va, %vb
350 define <vscale x 1 x i1> @vmandn_vv_nxv1i1(<vscale x 1 x i1> %va, <vscale x 1 x i1> %vb) {
358 %not = xor <vscale x 1 x i1> %vb, %splat
363 define <vscale x 2 x i1> @vmandn_vv_nxv2i1(<vscale x 2 x i1> %va, <vscale x 2 x i1> %vb) {
371 %not = xor <vscale x 2 x i1> %vb, %splat
376 define <vscale x 4 x i1> @vmandn_vv_nxv4i1(<vscale x 4 x i1> %va, <vscale x 4 x i1> %vb) {
384 %not = xor <vscale x 4 x i1> %vb, %splat
389 define <vscale x 8 x i1> @vmandn_vv_nxv8i1(<vscale x 8 x i1> %va, <vscale x 8 x i1> %vb) {
397 %not = xor <vscale x 8 x i1> %vb, %splat
402 define <vscale x 16 x i1> @vmandn_vv_nxv16i1(<vscale x 16 x i1> %va, <vscale x 16 x i1> %vb) {
410 %not = xor <vscale x 16 x i1> %vb, %splat
415 define <vscale x 1 x i1> @vmorn_vv_nxv1i1(<vscale x 1 x i1> %va, <vscale x 1 x i1> %vb) {
423 %not = xor <vscale x 1 x i1> %vb, %splat
428 define <vscale x 2 x i1> @vmorn_vv_nxv2i1(<vscale x 2 x i1> %va, <vscale x 2 x i1> %vb) {
436 %not = xor <vscale x 2 x i1> %vb, %splat
441 define <vscale x 4 x i1> @vmorn_vv_nxv4i1(<vscale x 4 x i1> %va, <vscale x 4 x i1> %vb) {
449 %not = xor <vscale x 4 x i1> %vb, %splat
454 define <vscale x 8 x i1> @vmorn_vv_nxv8i1(<vscale x 8 x i1> %va, <vscale x 8 x i1> %vb) {
462 %not = xor <vscale x 8 x i1> %vb, %splat
467 define <vscale x 16 x i1> @vmorn_vv_nxv16i1(<vscale x 16 x i1> %va, <vscale x 16 x i1> %vb) {
475 %not = xor <vscale x 16 x i1> %vb, %splat