Lines Matching refs:va
5 define <vscale x 1 x i16> @vsext_nxv1i8_nxv1i16(<vscale x 1 x i8> %va) {
12 %evec = sext <vscale x 1 x i8> %va to <vscale x 1 x i16>
16 define <vscale x 1 x i16> @vzext_nxv1i8_nxv1i16(<vscale x 1 x i8> %va) {
23 %evec = zext <vscale x 1 x i8> %va to <vscale x 1 x i16>
27 define <vscale x 1 x i32> @vsext_nxv1i8_nxv1i32(<vscale x 1 x i8> %va) {
34 %evec = sext <vscale x 1 x i8> %va to <vscale x 1 x i32>
38 define <vscale x 1 x i32> @vzext_nxv1i8_nxv1i32(<vscale x 1 x i8> %va) {
45 %evec = zext <vscale x 1 x i8> %va to <vscale x 1 x i32>
49 define <vscale x 1 x i64> @vsext_nxv1i8_nxv1i64(<vscale x 1 x i8> %va) {
56 %evec = sext <vscale x 1 x i8> %va to <vscale x 1 x i64>
60 define <vscale x 1 x i64> @vzext_nxv1i8_nxv1i64(<vscale x 1 x i8> %va) {
67 %evec = zext <vscale x 1 x i8> %va to <vscale x 1 x i64>
71 define <vscale x 2 x i16> @vsext_nxv2i8_nxv2i16(<vscale x 2 x i8> %va) {
78 %evec = sext <vscale x 2 x i8> %va to <vscale x 2 x i16>
82 define <vscale x 2 x i16> @vzext_nxv2i8_nxv2i16(<vscale x 2 x i8> %va) {
89 %evec = zext <vscale x 2 x i8> %va to <vscale x 2 x i16>
93 define <vscale x 2 x i32> @vsext_nxv2i8_nxv2i32(<vscale x 2 x i8> %va) {
100 %evec = sext <vscale x 2 x i8> %va to <vscale x 2 x i32>
104 define <vscale x 2 x i32> @vzext_nxv2i8_nxv2i32(<vscale x 2 x i8> %va) {
111 %evec = zext <vscale x 2 x i8> %va to <vscale x 2 x i32>
115 define <vscale x 2 x i64> @vsext_nxv2i8_nxv2i64(<vscale x 2 x i8> %va) {
122 %evec = sext <vscale x 2 x i8> %va to <vscale x 2 x i64>
126 define <vscale x 2 x i64> @vzext_nxv2i8_nxv2i64(<vscale x 2 x i8> %va) {
133 %evec = zext <vscale x 2 x i8> %va to <vscale x 2 x i64>
137 define <vscale x 4 x i16> @vsext_nxv4i8_nxv4i16(<vscale x 4 x i8> %va) {
144 %evec = sext <vscale x 4 x i8> %va to <vscale x 4 x i16>
148 define <vscale x 4 x i16> @vzext_nxv4i8_nxv4i16(<vscale x 4 x i8> %va) {
155 %evec = zext <vscale x 4 x i8> %va to <vscale x 4 x i16>
159 define <vscale x 4 x i32> @vsext_nxv4i8_nxv4i32(<vscale x 4 x i8> %va) {
166 %evec = sext <vscale x 4 x i8> %va to <vscale x 4 x i32>
170 define <vscale x 4 x i32> @vzext_nxv4i8_nxv4i32(<vscale x 4 x i8> %va) {
177 %evec = zext <vscale x 4 x i8> %va to <vscale x 4 x i32>
181 define <vscale x 4 x i64> @vsext_nxv4i8_nxv4i64(<vscale x 4 x i8> %va) {
188 %evec = sext <vscale x 4 x i8> %va to <vscale x 4 x i64>
192 define <vscale x 4 x i64> @vzext_nxv4i8_nxv4i64(<vscale x 4 x i8> %va) {
199 %evec = zext <vscale x 4 x i8> %va to <vscale x 4 x i64>
203 define <vscale x 8 x i16> @vsext_nxv8i8_nxv8i16(<vscale x 8 x i8> %va) {
210 %evec = sext <vscale x 8 x i8> %va to <vscale x 8 x i16>
214 define <vscale x 8 x i16> @vzext_nxv8i8_nxv8i16(<vscale x 8 x i8> %va) {
221 %evec = zext <vscale x 8 x i8> %va to <vscale x 8 x i16>
225 define <vscale x 8 x i32> @vsext_nxv8i8_nxv8i32(<vscale x 8 x i8> %va) {
232 %evec = sext <vscale x 8 x i8> %va to <vscale x 8 x i32>
236 define <vscale x 8 x i32> @vzext_nxv8i8_nxv8i32(<vscale x 8 x i8> %va) {
243 %evec = zext <vscale x 8 x i8> %va to <vscale x 8 x i32>
247 define <vscale x 8 x i64> @vsext_nxv8i8_nxv8i64(<vscale x 8 x i8> %va) {
254 %evec = sext <vscale x 8 x i8> %va to <vscale x 8 x i64>
258 define <vscale x 8 x i64> @vzext_nxv8i8_nxv8i64(<vscale x 8 x i8> %va) {
265 %evec = zext <vscale x 8 x i8> %va to <vscale x 8 x i64>
269 define <vscale x 16 x i16> @vsext_nxv16i8_nxv16i16(<vscale x 16 x i8> %va) {
276 %evec = sext <vscale x 16 x i8> %va to <vscale x 16 x i16>
280 define <vscale x 16 x i16> @vzext_nxv16i8_nxv16i16(<vscale x 16 x i8> %va) {
287 %evec = zext <vscale x 16 x i8> %va to <vscale x 16 x i16>
291 define <vscale x 16 x i32> @vsext_nxv16i8_nxv16i32(<vscale x 16 x i8> %va) {
298 %evec = sext <vscale x 16 x i8> %va to <vscale x 16 x i32>
302 define <vscale x 16 x i32> @vzext_nxv16i8_nxv16i32(<vscale x 16 x i8> %va) {
309 %evec = zext <vscale x 16 x i8> %va to <vscale x 16 x i32>
313 define <vscale x 32 x i16> @vsext_nxv32i8_nxv32i16(<vscale x 32 x i8> %va) {
320 %evec = sext <vscale x 32 x i8> %va to <vscale x 32 x i16>
324 define <vscale x 32 x i16> @vzext_nxv32i8_nxv32i16(<vscale x 32 x i8> %va) {
331 %evec = zext <vscale x 32 x i8> %va to <vscale x 32 x i16>
335 define <vscale x 1 x i32> @vsext_nxv1i16_nxv1i32(<vscale x 1 x i16> %va) {
342 %evec = sext <vscale x 1 x i16> %va to <vscale x 1 x i32>
346 define <vscale x 1 x i32> @vzext_nxv1i16_nxv1i32(<vscale x 1 x i16> %va) {
353 %evec = zext <vscale x 1 x i16> %va to <vscale x 1 x i32>
357 define <vscale x 1 x i64> @vsext_nxv1i16_nxv1i64(<vscale x 1 x i16> %va) {
364 %evec = sext <vscale x 1 x i16> %va to <vscale x 1 x i64>
368 define <vscale x 1 x i64> @vzext_nxv1i16_nxv1i64(<vscale x 1 x i16> %va) {
375 %evec = zext <vscale x 1 x i16> %va to <vscale x 1 x i64>
379 define <vscale x 2 x i32> @vsext_nxv2i16_nxv2i32(<vscale x 2 x i16> %va) {
386 %evec = sext <vscale x 2 x i16> %va to <vscale x 2 x i32>
390 define <vscale x 2 x i32> @vzext_nxv2i16_nxv2i32(<vscale x 2 x i16> %va) {
397 %evec = zext <vscale x 2 x i16> %va to <vscale x 2 x i32>
401 define <vscale x 2 x i64> @vsext_nxv2i16_nxv2i64(<vscale x 2 x i16> %va) {
408 %evec = sext <vscale x 2 x i16> %va to <vscale x 2 x i64>
412 define <vscale x 2 x i64> @vzext_nxv2i16_nxv2i64(<vscale x 2 x i16> %va) {
419 %evec = zext <vscale x 2 x i16> %va to <vscale x 2 x i64>
423 define <vscale x 4 x i32> @vsext_nxv4i16_nxv4i32(<vscale x 4 x i16> %va) {
430 %evec = sext <vscale x 4 x i16> %va to <vscale x 4 x i32>
434 define <vscale x 4 x i32> @vzext_nxv4i16_nxv4i32(<vscale x 4 x i16> %va) {
441 %evec = zext <vscale x 4 x i16> %va to <vscale x 4 x i32>
445 define <vscale x 4 x i64> @vsext_nxv4i16_nxv4i64(<vscale x 4 x i16> %va) {
452 %evec = sext <vscale x 4 x i16> %va to <vscale x 4 x i64>
456 define <vscale x 4 x i64> @vzext_nxv4i16_nxv4i64(<vscale x 4 x i16> %va) {
463 %evec = zext <vscale x 4 x i16> %va to <vscale x 4 x i64>
467 define <vscale x 8 x i32> @vsext_nxv8i16_nxv8i32(<vscale x 8 x i16> %va) {
474 %evec = sext <vscale x 8 x i16> %va to <vscale x 8 x i32>
478 define <vscale x 8 x i32> @vzext_nxv8i16_nxv8i32(<vscale x 8 x i16> %va) {
485 %evec = zext <vscale x 8 x i16> %va to <vscale x 8 x i32>
489 define <vscale x 8 x i64> @vsext_nxv8i16_nxv8i64(<vscale x 8 x i16> %va) {
496 %evec = sext <vscale x 8 x i16> %va to <vscale x 8 x i64>
500 define <vscale x 8 x i64> @vzext_nxv8i16_nxv8i64(<vscale x 8 x i16> %va) {
507 %evec = zext <vscale x 8 x i16> %va to <vscale x 8 x i64>
511 define <vscale x 16 x i32> @vsext_nxv16i16_nxv16i32(<vscale x 16 x i16> %va) {
518 %evec = sext <vscale x 16 x i16> %va to <vscale x 16 x i32>
522 define <vscale x 16 x i32> @vzext_nxv16i16_nxv16i32(<vscale x 16 x i16> %va) {
529 %evec = zext <vscale x 16 x i16> %va to <vscale x 16 x i32>
533 define <vscale x 1 x i64> @vsext_nxv1i32_nxv1i64(<vscale x 1 x i32> %va) {
540 %evec = sext <vscale x 1 x i32> %va to <vscale x 1 x i64>
544 define <vscale x 1 x i64> @vzext_nxv1i32_nxv1i64(<vscale x 1 x i32> %va) {
551 %evec = zext <vscale x 1 x i32> %va to <vscale x 1 x i64>
555 define <vscale x 2 x i64> @vsext_nxv2i32_nxv2i64(<vscale x 2 x i32> %va) {
562 %evec = sext <vscale x 2 x i32> %va to <vscale x 2 x i64>
566 define <vscale x 2 x i64> @vzext_nxv2i32_nxv2i64(<vscale x 2 x i32> %va) {
573 %evec = zext <vscale x 2 x i32> %va to <vscale x 2 x i64>
577 define <vscale x 4 x i64> @vsext_nxv4i32_nxv4i64(<vscale x 4 x i32> %va) {
584 %evec = sext <vscale x 4 x i32> %va to <vscale x 4 x i64>
588 define <vscale x 4 x i64> @vzext_nxv4i32_nxv4i64(<vscale x 4 x i32> %va) {
595 %evec = zext <vscale x 4 x i32> %va to <vscale x 4 x i64>
599 define <vscale x 8 x i64> @vsext_nxv8i32_nxv8i64(<vscale x 8 x i32> %va) {
606 %evec = sext <vscale x 8 x i32> %va to <vscale x 8 x i64>
610 define <vscale x 8 x i64> @vzext_nxv8i32_nxv8i64(<vscale x 8 x i32> %va) {
617 %evec = zext <vscale x 8 x i32> %va to <vscale x 8 x i64>