Lines Matching refs:rd
6 ; CHECK: ld.u8 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
9 ; CHECK: st.u8 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
12 ; CHECK: ld.u16 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
15 ; CHECK: st.u16 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
18 ; CHECK: ld.u32 %r{{[0-9]+}}, [%rd{{[0-9]+}}]
21 ; CHECK: st.u32 [%rd{{[0-9]+}}], %r{{[0-9]+}}
24 ; CHECK: ld.u64 %rd{{[0-9]+}}, [%rd{{[0-9]+}}]
27 ; CHECK: st.u64 [%rd{{[0-9]+}}], %rd{{[0-9]+}}
35 ; CHECK: ld.volatile.u8 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
38 ; CHECK: st.volatile.u8 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
41 ; CHECK: ld.volatile.u16 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
44 ; CHECK: st.volatile.u16 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
47 ; CHECK: ld.volatile.u32 %r{{[0-9]+}}, [%rd{{[0-9]+}}]
50 ; CHECK: st.volatile.u32 [%rd{{[0-9]+}}], %r{{[0-9]+}}
53 ; CHECK: ld.volatile.u64 %rd{{[0-9]+}}, [%rd{{[0-9]+}}]
56 ; CHECK: st.volatile.u64 [%rd{{[0-9]+}}], %rd{{[0-9]+}}
64 ; CHECK: ld.volatile.u8 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
67 ; CHECK: st.volatile.u8 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
70 ; CHECK: ld.volatile.u16 %rs{{[0-9]+}}, [%rd{{[0-9]+}}]
73 ; CHECK: st.volatile.u16 [%rd{{[0-9]+}}], %rs{{[0-9]+}}
76 ; CHECK: ld.volatile.u32 %r{{[0-9]+}}, [%rd{{[0-9]+}}]
79 ; CHECK: st.volatile.u32 [%rd{{[0-9]+}}], %r{{[0-9]+}}
82 ; CHECK: ld.volatile.u64 %rd{{[0-9]+}}, [%rd{{[0-9]+}}]
85 ; CHECK: st.volatile.u64 [%rd{{[0-9]+}}], %rd{{[0-9]+}}
88 ; CHECK: ld.volatile.f32 %f{{[0-9]+}}, [%rd{{[0-9]+}}]
91 ; CHECK: st.volatile.f32 [%rd{{[0-9]+}}], %f{{[0-9]+}}