Lines Matching refs:mips

3 ; RUN: llc -march=mips -mattr=+msa,+fp64,+mips32r2 -relocation-model=pic < %s | FileCheck %s
14   %2 = tail call <16 x i8> @llvm.mips.bclr.b(<16 x i8> %0, <16 x i8> %1)
19 declare <16 x i8> @llvm.mips.bclr.b(<16 x i8>, <16 x i8>) nounwind
33   %2 = tail call <8 x i16> @llvm.mips.bclr.h(<8 x i16> %0, <8 x i16> %1)
38 declare <8 x i16> @llvm.mips.bclr.h(<8 x i16>, <8 x i16>) nounwind
52   %2 = tail call <4 x i32> @llvm.mips.bclr.w(<4 x i32> %0, <4 x i32> %1)
57 declare <4 x i32> @llvm.mips.bclr.w(<4 x i32>, <4 x i32>) nounwind
71   %2 = tail call <2 x i64> @llvm.mips.bclr.d(<2 x i64> %0, <2 x i64> %1)
76 declare <2 x i64> @llvm.mips.bclr.d(<2 x i64>, <2 x i64>) nounwind
90   %2 = tail call <16 x i8> @llvm.mips.bneg.b(<16 x i8> %0, <16 x i8> %1)
95 declare <16 x i8> @llvm.mips.bneg.b(<16 x i8>, <16 x i8>) nounwind
109   %2 = tail call <8 x i16> @llvm.mips.bneg.h(<8 x i16> %0, <8 x i16> %1)
114 declare <8 x i16> @llvm.mips.bneg.h(<8 x i16>, <8 x i16>) nounwind
128   %2 = tail call <4 x i32> @llvm.mips.bneg.w(<4 x i32> %0, <4 x i32> %1)
133 declare <4 x i32> @llvm.mips.bneg.w(<4 x i32>, <4 x i32>) nounwind
147   %2 = tail call <2 x i64> @llvm.mips.bneg.d(<2 x i64> %0, <2 x i64> %1)
152 declare <2 x i64> @llvm.mips.bneg.d(<2 x i64>, <2 x i64>) nounwind
166   %2 = tail call <16 x i8> @llvm.mips.bset.b(<16 x i8> %0, <16 x i8> %1)
171 declare <16 x i8> @llvm.mips.bset.b(<16 x i8>, <16 x i8>) nounwind
185   %2 = tail call <8 x i16> @llvm.mips.bset.h(<8 x i16> %0, <8 x i16> %1)
190 declare <8 x i16> @llvm.mips.bset.h(<8 x i16>, <8 x i16>) nounwind
204   %2 = tail call <4 x i32> @llvm.mips.bset.w(<4 x i32> %0, <4 x i32> %1)
209 declare <4 x i32> @llvm.mips.bset.w(<4 x i32>, <4 x i32>) nounwind
223   %2 = tail call <2 x i64> @llvm.mips.bset.d(<2 x i64> %0, <2 x i64> %1)
228 declare <2 x i64> @llvm.mips.bset.d(<2 x i64>, <2 x i64>) nounwind
242   %2 = tail call <16 x i8> @llvm.mips.sll.b(<16 x i8> %0, <16 x i8> %1)
247 declare <16 x i8> @llvm.mips.sll.b(<16 x i8>, <16 x i8>) nounwind
261   %2 = tail call <8 x i16> @llvm.mips.sll.h(<8 x i16> %0, <8 x i16> %1)
266 declare <8 x i16> @llvm.mips.sll.h(<8 x i16>, <8 x i16>) nounwind
280   %2 = tail call <4 x i32> @llvm.mips.sll.w(<4 x i32> %0, <4 x i32> %1)
285 declare <4 x i32> @llvm.mips.sll.w(<4 x i32>, <4 x i32>) nounwind
299   %2 = tail call <2 x i64> @llvm.mips.sll.d(<2 x i64> %0, <2 x i64> %1)
304 declare <2 x i64> @llvm.mips.sll.d(<2 x i64>, <2 x i64>) nounwind
318   %2 = tail call <16 x i8> @llvm.mips.sra.b(<16 x i8> %0, <16 x i8> %1)
323 declare <16 x i8> @llvm.mips.sra.b(<16 x i8>, <16 x i8>) nounwind
337   %2 = tail call <8 x i16> @llvm.mips.sra.h(<8 x i16> %0, <8 x i16> %1)
342 declare <8 x i16> @llvm.mips.sra.h(<8 x i16>, <8 x i16>) nounwind
356   %2 = tail call <4 x i32> @llvm.mips.sra.w(<4 x i32> %0, <4 x i32> %1)
361 declare <4 x i32> @llvm.mips.sra.w(<4 x i32>, <4 x i32>) nounwind
375   %2 = tail call <2 x i64> @llvm.mips.sra.d(<2 x i64> %0, <2 x i64> %1)
380 declare <2 x i64> @llvm.mips.sra.d(<2 x i64>, <2 x i64>) nounwind
394   %2 = tail call <16 x i8> @llvm.mips.srl.b(<16 x i8> %0, <16 x i8> %1)
399 declare <16 x i8> @llvm.mips.srl.b(<16 x i8>, <16 x i8>) nounwind
413   %2 = tail call <8 x i16> @llvm.mips.srl.h(<8 x i16> %0, <8 x i16> %1)
418 declare <8 x i16> @llvm.mips.srl.h(<8 x i16>, <8 x i16>) nounwind
432   %2 = tail call <4 x i32> @llvm.mips.srl.w(<4 x i32> %0, <4 x i32> %1)
437 declare <4 x i32> @llvm.mips.srl.w(<4 x i32>, <4 x i32>) nounwind
451   %2 = tail call <2 x i64> @llvm.mips.srl.d(<2 x i64> %0, <2 x i64> %1)
456 declare <2 x i64> @llvm.mips.srl.d(<2 x i64>, <2 x i64>) nounwind