Lines Matching refs:R1

28 ; MIPS32-EL:     lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
29 ; MIPS32-EL:     lwr $[[R0]], 0($[[R1]])
31 ; MIPS32-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
32 ; MIPS32-EB:     lwr $[[R0]], 3($[[R1]])
37 ; MIPS64-EL:     lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
38 ; MIPS64-EL:     lwr $[[R0]], 0($[[R1]])
40 ; MIPS64R2-EL:   lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
41 ; MIPS64R2-EL:   lwr $[[R0]], 0($[[R1]])
43 ; MIPS64-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
44 ; MIPS64-EB:     lwr $[[R0]], 3($[[R1]])
46 ; MIPS64R2-EB:   lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
47 ; MIPS64R2-EB:   lwr $[[R0]], 3($[[R1]])
60 ; MIPS32-EL:     swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
61 ; MIPS32-EL:     swr $[[R0]], 0($[[R1]])
63 ; MIPS32-EB:     swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
64 ; MIPS32-EB:     swr $[[R0]], 3($[[R1]])
69 ; MIPS64-EL:     swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
70 ; MIPS64-EL:     swr $[[R0]], 0($[[R1]])
72 ; MIPS64R2-EL:   swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
73 ; MIPS64R2-EL:   swr $[[R0]], 0($[[R1]])
75 ; MIPS64-EB:     swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
76 ; MIPS64-EB:     swr $[[R0]], 3($[[R1]])
78 ; MIPS64R2-EB:   swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
79 ; MIPS64R2-EB:   swr $[[R0]], 3($[[R1]])
92 ; MIPS32-EL:     lwl $2, 3($[[R1:[0-9]+]])
93 ; MIPS32-EL:     lwr $2, 0($[[R1]])
94 ; MIPS32-EL:     lwl $3, 7($[[R1:[0-9]+]])
95 ; MIPS32-EL:     lwr $3, 4($[[R1]])
97 ; MIPS32-EB:     lwl $2, 0($[[R1:[0-9]+]])
98 ; MIPS32-EB:     lwr $2, 3($[[R1]])
99 ; MIPS32-EB:     lwl $3, 4($[[R1:[0-9]+]])
100 ; MIPS32-EB:     lwr $3, 7($[[R1]])
106 ; MIPS64-EL:     ldl $[[R0:[0-9]+]], 7($[[R1:[0-9]+]])
107 ; MIPS64-EL:     ldr $[[R0]], 0($[[R1]])
109 ; MIPS64R2-EL:   ldl $[[R0:[0-9]+]], 7($[[R1:[0-9]+]])
110 ; MIPS64R2-EL:   ldr $[[R0]], 0($[[R1]])
112 ; MIPS64-EB:     ldl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
113 ; MIPS64-EB:     ldr $[[R0]], 7($[[R1]])
115 ; MIPS64R2-EB:   ldl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
116 ; MIPS64R2-EB:   ldr $[[R0]], 7($[[R1]])
129 ; MIPS32-EL:     lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
130 ; MIPS32-EL:     lwr $[[R0]], 0($[[R1]])
132 ; MIPS32-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
133 ; MIPS32-EB:     lwr $[[R0]], 3($[[R1]])
141 ; MIPS64-EL:     lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
142 ; MIPS64-EL:     lwr $[[R0]], 0($[[R1]])
144 ; MIPS64R2-EL:   lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
145 ; MIPS64R2-EL:   lwr $[[R0]], 0($[[R1]])
147 ; MIPS64-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
148 ; MIPS64-EB:     lwr $[[R0]], 3($[[R1]])
150 ; MIPS64R2-EB:   lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
151 ; MIPS64R2-EB:   lwr $[[R0]], 3($[[R1]])
165 ; MIPS32-EL-DAG: lwl $[[R2:2]], 3($[[R1:[0-9]+]])
166 ; MIPS32-EL-DAG: lwr $[[R2]],   0($[[R1]])
169 ; MIPS32-EB-DAG: lwl $[[R2:3]], 0($[[R1:[0-9]+]])
170 ; MIPS32-EB-DAG: lwr $[[R2]],   3($[[R1]])
179 ; MIPS64-EL-DAG: lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
180 ; MIPS64-EL-DAG: lwr $[[R0]], 0($[[R1]])
186 ; MIPS64R2-EL-DAG: lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
187 ; MIPS64R2-EL-DAG: lwr $[[R0]], 0($[[R1]])
190 ; MIPS64-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
191 ; MIPS64-EB:     lwr $[[R0]], 3($[[R1]])
193 ; MIPS64R2-EB:   lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
194 ; MIPS64R2-EB:   lwr $[[R0]], 3($[[R1]])
209 ; MIPS32-EL-DAG: swl $[[A1:4]], 3($[[R1:[0-9]+]])
210 ; MIPS32-EL-DAG: swr $[[A1]],   0($[[R1]])
211 ; MIPS32-EL-DAG: swl $[[A2:5]], 7($[[R1:[0-9]+]])
212 ; MIPS32-EL-DAG: swr $[[A2]],   4($[[R1]])
214 ; MIPS32-EB-DAG: swl $[[A1:4]], 0($[[R1:[0-9]+]])
215 ; MIPS32-EB-DAG: swr $[[A1]],   3($[[R1]])
216 ; MIPS32-EB-DAG: swl $[[A1:5]], 4($[[R1:[0-9]+]])
217 ; MIPS32-EB-DAG: swr $[[A1]],   7($[[R1]])
223 ; MIPS64-EL:     sdl $[[R0:[0-9]+]], 7($[[R1:[0-9]+]])
224 ; MIPS64-EL:     sdr $[[R0]], 0($[[R1]])
226 ; MIPS64R2-EL:   sdl $[[R0:[0-9]+]], 7($[[R1:[0-9]+]])
227 ; MIPS64R2-EL:   sdr $[[R0]], 0($[[R1]])
229 ; MIPS64-EB:     sdl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
230 ; MIPS64-EB:     sdr $[[R0]], 7($[[R1]])
232 ; MIPS64R2-EB:   sdl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
233 ; MIPS64R2-EB:   sdr $[[R0]], 7($[[R1]])
246 ; MIPS32-EL:     swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
247 ; MIPS32-EL:     swr $[[R0]], 0($[[R1]])
249 ; MIPS32-EB:     swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
250 ; MIPS32-EB:     swr $[[R0]], 3($[[R1]])
255 ; MIPS64-EL:     swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
256 ; MIPS64-EL:     swr $[[R0]], 0($[[R1]])
258 ; MIPS64R2-EL:   swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
259 ; MIPS64R2-EL:   swr $[[R0]], 0($[[R1]])
261 ; MIPS64-EB:     swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
262 ; MIPS64-EB:     swr $[[R0]], 3($[[R1]])
264 ; MIPS64R2-EB:   swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
265 ; MIPS64R2-EB:   swr $[[R0]], 3($[[R1]])
299 ; MIPS32-DAG:       lbu $[[R1:[0-9]+]], 0($[[PTR]])
300 ; MIPS32-DAG:       sb $[[R1]], 2($[[PTR]])
304 ; MIPS32R6:       lhu $[[R1:[0-9]+]], 0($[[PTR]])
305 ; MIPS32R6:       sh $[[R1]], 2($[[PTR]])
307 ; MIPS64-DAG:       lbu $[[R1:[0-9]+]], 0($[[PTR]])
308 ; MIPS64-DAG:       sb $[[R1]], 2($[[PTR]])
323 ; MIPS32-EL-DAG:    lwl $[[R1:[0-9]+]], 3($[[PTR]])
324 ; MIPS32-EL-DAG:    lwr $[[R1]], 0($[[PTR]])
325 ; MIPS32-EL-DAG:    swl $[[R1]], 7($[[PTR]])
326 ; MIPS32-EL-DAG:    swr $[[R1]], 4($[[PTR]])
327 ; MIPS32-EB-DAG:    lwl $[[R1:[0-9]+]], 0($[[PTR]])
328 ; MIPS32-EB-DAG:    lwr $[[R1]], 3($[[PTR]])
329 ; MIPS32-EB-DAG:    swl $[[R1]], 4($[[PTR]])
330 ; MIPS32-EB-DAG:    swr $[[R1]], 7($[[PTR]])
332 ; MIPS32-NOLEFTRIGHT-DAG:    lbu $[[R1:[0-9]+]], 0($[[PTR]])
333 ; MIPS32-NOLEFTRIGHT-DAG:    sb $[[R1]], 4($[[PTR]])
334 ; MIPS32-NOLEFTRIGHT-DAG:    lbu $[[R1:[0-9]+]], 1($[[PTR]])
335 ; MIPS32-NOLEFTRIGHT-DAG:    sb $[[R1]], 5($[[PTR]])
336 ; MIPS32-NOLEFTRIGHT-DAG:    lbu $[[R1:[0-9]+]], 2($[[PTR]])
337 ; MIPS32-NOLEFTRIGHT-DAG:    sb $[[R1]], 6($[[PTR]])
338 ; MIPS32-NOLEFTRIGHT-DAG:    lbu $[[R1:[0-9]+]], 3($[[PTR]])
339 ; MIPS32-NOLEFTRIGHT-DAG:    sb $[[R1]], 7($[[PTR]])
342 ; MIPS32R6-DAG:  lw $[[R1:[0-9]+]], 0($[[PTR]])
343 ; MIPS32R6-DAG:  sw $[[R1]], 4($[[PTR]])
350 ; MIPS64-EL-DAG:    lwl $[[R1:[0-9]+]], 3($[[PTR]])
351 ; MIPS64-EL-DAG:    lwr $[[R1]], 0($[[PTR]])
352 ; MIPS64-EL-DAG:    swl $[[R1]], 7($[[PTR]])
353 ; MIPS64-EL-DAG:    swr $[[R1]], 4($[[PTR]])
355 ; MIPS64R2-EL-DAG:    lwl $[[R1:[0-9]+]], 3($[[PTR]])
356 ; MIPS64R2-EL-DAG:    lwr $[[R1]], 0($[[PTR]])
357 ; MIPS64R2-EL-DAG:    swl $[[R1]], 7($[[PTR]])
358 ; MIPS64R2-EL-DAG:    swr $[[R1]], 4($[[PTR]])
360 ; MIPS64-EB-DAG:    lwl $[[R1:[0-9]+]], 0($[[PTR]])
361 ; MIPS64-EB-DAG:    lwr $[[R1]], 3($[[PTR]])
362 ; MIPS64-EB-DAG:    swl $[[R1]], 4($[[PTR]])
363 ; MIPS64-EB-DAG:    swr $[[R1]], 7($[[PTR]])
365 ; MIPS64R2-EB-DAG:    lwl $[[R1:[0-9]+]], 0($[[PTR]])
366 ; MIPS64R2-EB-DAG:    lwr $[[R1]], 3($[[PTR]])
367 ; MIPS64R2-EB-DAG:    swl $[[R1]], 4($[[PTR]])
368 ; MIPS64R2-EB-DAG:    swr $[[R1]], 7($[[PTR]])
370 ; MIPS64-NOLEFTRIGHT-DAG:    lbu $[[R1:[0-9]+]], 0($[[PTR]])
371 ; MIPS64-NOLEFTRIGHT-DAG:    sb $[[R1]], 4($[[PTR]])
372 ; MIPS64-NOLEFTRIGHT-DAG:    lbu $[[R1:[0-9]+]], 1($[[PTR]])
373 ; MIPS64-NOLEFTRIGHT-DAG:    sb $[[R1]], 5($[[PTR]])
374 ; MIPS64-NOLEFTRIGHT-DAG:    lbu $[[R1:[0-9]+]], 2($[[PTR]])
375 ; MIPS64-NOLEFTRIGHT-DAG:    sb $[[R1]], 6($[[PTR]])
376 ; MIPS64-NOLEFTRIGHT-DAG:    lbu $[[R1:[0-9]+]], 3($[[PTR]])
377 ; MIPS64-NOLEFTRIGHT-DAG:    sb $[[R1]], 7($[[PTR]])
380 ; MIPS64R6-DAG:  lw $[[R1:[0-9]+]], 0($[[PTR]])
381 ; MIPS64R6-DAG:  sw $[[R1]], 4($[[PTR]])
393 ; MIPS32-EL-DAG: lwl $[[R1:[0-9]+]], 3($[[PTR]])
394 ; MIPS32-EL-DAG: lwr $[[R1]],        0($[[PTR]])
395 ; MIPS32-EL-DAG: swl $[[R1]],       11($[[PTR]])
396 ; MIPS32-EL-DAG: swr $[[R1]],        8($[[PTR]])
397 ; MIPS32-EL-DAG: lwl $[[R1:[0-9]+]], 7($[[PTR]])
398 ; MIPS32-EL-DAG: lwr $[[R1]],        4($[[PTR]])
399 ; MIPS32-EL-DAG: swl $[[R1]],       15($[[PTR]])
400 ; MIPS32-EL-DAG: swr $[[R1]],       12($[[PTR]])
403 ; MIPS32-EB-DAG: lwl $[[R1:[0-9]+]], 0($[[PTR]])
404 ; MIPS32-EB-DAG: lwr $[[R1]],        3($[[PTR]])
405 ; MIPS32-EB-DAG: swl $[[R1]],        8($[[PTR]])
406 ; MIPS32-EB-DAG: swr $[[R1]],       11($[[PTR]])
407 ; MIPS32-EB-DAG: lwl $[[R1:[0-9]+]], 4($[[PTR]])
408 ; MIPS32-EB-DAG: lwr $[[R1]],        7($[[PTR]])
409 ; MIPS32-EB-DAG: swl $[[R1]],       12($[[PTR]])
410 ; MIPS32-EB-DAG: swr $[[R1]],       15($[[PTR]])
413 ; MIPS32R6-DAG:  lw $[[R1:[0-9]+]], 0($[[PTR]])
414 ; MIPS32R6-DAG:  sw $[[R1]],        8($[[PTR]])
415 ; MIPS32R6-DAG:  lw $[[R1:[0-9]+]], 4($[[PTR]])
416 ; MIPS32R6-DAG:  sw $[[R1]],       12($[[PTR]])
420 ; MIPS64-EL-DAG: ldl $[[R1:[0-9]+]], 7($[[PTR]])
421 ; MIPS64-EL-DAG: ldr $[[R1]],        0($[[PTR]])
422 ; MIPS64-EL-DAG: sdl $[[R1]],       15($[[PTR]])
423 ; MIPS64-EL-DAG: sdr $[[R1]],        8($[[PTR]])
427 ; MIPS64R2-EL-DAG: ldl $[[R1:[0-9]+]], 7($[[PTR]])
428 ; MIPS64R2-EL-DAG: ldr $[[R1]],        0($[[PTR]])
429 ; MIPS64R2-EL-DAG: sdl $[[R1]],       15($[[PTR]])
430 ; MIPS64R2-EL-DAG: sdr $[[R1]],        8($[[PTR]])
433 ; MIPS64-EB-DAG: ldl $[[R1:[0-9]+]], 0($[[PTR]])
434 ; MIPS64-EB-DAG: ldr $[[R1]],        7($[[PTR]])
435 ; MIPS64-EB-DAG: sdl $[[R1]],        8($[[PTR]])
436 ; MIPS64-EB-DAG: sdr $[[R1]],       15($[[PTR]])
439 ; MIPS64R2-EB-DAG: ldl $[[R1:[0-9]+]], 0($[[PTR]])
440 ; MIPS64R2-EB-DAG: ldr $[[R1]],        7($[[PTR]])
441 ; MIPS64R2-EB-DAG: sdl $[[R1]],        8($[[PTR]])
442 ; MIPS64R2-EB-DAG: sdr $[[R1]],       15($[[PTR]])
445 ; MIPS64R6-DAG:  ld $[[R1:[0-9]+]], 0($[[PTR]])
446 ; MIPS64R6-DAG:  sd $[[R1]],        8($[[PTR]])
465 ; MIPS32-EL-DAG: lwl $[[R1:4]], 3($[[PTR]])
466 ; MIPS32-EL-DAG: lwr $[[R1]],   0($[[PTR]])
476 ; MIPS32-EB-DAG: lwl $[[R1:4]], 0($[[PTR]])
477 ; MIPS32-EB-DAG: lwr $[[R1]],   3($[[PTR]])
500 ; MIPS64-EL-DAG: lwl $[[R1:[0-9]+]], 3($[[PTR]])
501 ; MIPS64-EL-DAG: lwr $[[R1]],   0($[[PTR]])
504 ; MIPS64R2-EL-DAG: lwl $[[R1:[0-9]+]], 3($[[PTR]])
505 ; MIPS64R2-EL-DAG: lwr $[[R1]],   0($[[PTR]])
514 ; MIPS64-EB-DAG: lwl  $[[R1:[0-9]+]], 0($[[PTR]])
515 ; MIPS64-EB-DAG: lwr  $[[R1]],   3($[[PTR]])
516 ; MIPS64-EB-DAG: dsll $[[R5:[0-9]+]], $[[R1]], 32
522 ; MIPS64R2-EB-DAG: lbu  $[[R1:[0-9]+]], 5($[[PTR]])
525 ; MIPS64R2-EB-DAG: or   $[[T1:[0-9]+]], $[[T0]], $[[R1]]