Lines Matching refs:Reg

29 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
32 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
34 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
35 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
41 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
44 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
46 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
47 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
53 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
56 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
57 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
59 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
60 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
66 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
69 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
70 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
73 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
78 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
81 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
82 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
85 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
86 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
89 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
90 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
93 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
94 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
97 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
99 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
100 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
106 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
109 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
110 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
113 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
114 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
117 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
118 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
121 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
122 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
125 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
127 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
128 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
134 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
137 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
138 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
141 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
142 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
145 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
146 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
149 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
150 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
153 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
154 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
156 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
157 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
163 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
166 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
168 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
169 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
175 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
178 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
180 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
181 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
192 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
195 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
197 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
198 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
204 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
207 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
209 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
210 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
216 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
219 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
220 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
222 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
223 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
229 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
232 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
233 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
236 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
241 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
244 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
245 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
248 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
249 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
252 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
253 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
256 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
257 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
260 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
262 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
263 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
269 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
272 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
273 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
276 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
277 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
280 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
281 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
284 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
285 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
288 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
290 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
291 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
297 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
300 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
301 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
304 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
305 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
308 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
309 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
312 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
313 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
316 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
317 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
319 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
320 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
326 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
329 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
331 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
332 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
338 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
341 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
343 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
344 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
356 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
359 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
361 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
362 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
368 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
371 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
373 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
374 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
380 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
383 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
384 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
386 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
387 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
393 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
396 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
397 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
400 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
405 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
408 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
409 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
412 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
413 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
416 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
417 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
420 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
421 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
424 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
426 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
427 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
433 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
436 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
437 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
440 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
441 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
444 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
445 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
448 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
449 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
452 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
454 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
455 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
461 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
464 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
465 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
468 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
469 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
472 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
473 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
476 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
477 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
480 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
481 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
483 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
484 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
490 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
493 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
495 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
496 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
502 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
505 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
507 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
508 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
519 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
522 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
524 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
525 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
531 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
534 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
536 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
537 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
543 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
546 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
547 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
549 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
550 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
556 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
559 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
560 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
563 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
568 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
571 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
572 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
575 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
576 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
579 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
580 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
583 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
584 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
587 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
589 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
590 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
596 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
599 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
600 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
603 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
604 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
607 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
608 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
611 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
612 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
615 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
617 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
618 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
624 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
627 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
628 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
631 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
632 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
635 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
636 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
639 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
640 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
643 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
644 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
646 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
647 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
653 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
656 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
658 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
659 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
665 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
668 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
670 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
671 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
683 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
686 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
688 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
689 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
695 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
698 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
700 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
701 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
707 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
710 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
711 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
713 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
714 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
720 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
723 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
724 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
727 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
732 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
735 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
736 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
739 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
740 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
743 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
744 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
747 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
748 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
751 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
753 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
754 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
760 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
763 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
764 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
767 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
768 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
771 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
772 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
775 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
776 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
779 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
781 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
782 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
788 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
791 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
792 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
795 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
796 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
799 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
800 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
803 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
804 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
807 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
808 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
810 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
811 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
817 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
820 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
822 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
823 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
829 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
832 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
834 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
835 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
846 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
849 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
850 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
853 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
855 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
856 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
862 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
865 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
868 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
870 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
871 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
877 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
880 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
881 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
884 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
885 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
887 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
888 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
894 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
897 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
898 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
901 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
904 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
909 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
912 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
913 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
916 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
917 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
920 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
921 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
924 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
925 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
928 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
930 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
931 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
937 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
940 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
941 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
944 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
945 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
948 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
949 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
952 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
953 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
956 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
958 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
959 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
965 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
968 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
969 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
972 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
973 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
976 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
977 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
980 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
981 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
984 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
985 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
987 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
988 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
994 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
997 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1000 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1002 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1003 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1009 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1012 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1013 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1016 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1018 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1019 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1031 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1034 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1035 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1038 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1040 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1041 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1047 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1050 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1051 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1054 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1056 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1057 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1063 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1066 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1067 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1070 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1071 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1073 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1074 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1080 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1083 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1084 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1087 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1088 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1091 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1096 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1099 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1100 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1103 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1104 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1107 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1108 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1111 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1112 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1115 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1117 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1118 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1124 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1127 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1128 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1131 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1132 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1135 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1136 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1139 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1140 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1143 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1145 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1146 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1152 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1155 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1156 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1159 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1160 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1163 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1164 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1167 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1168 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1171 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1172 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1174 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1175 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1181 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1184 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1185 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1188 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1190 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1191 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1197 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1200 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1201 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1204 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1206 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1207 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1219 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1222 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1224 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1225 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1231 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1234 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1236 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1237 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1243 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1246 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1247 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1249 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1250 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1256 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1259 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1260 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1263 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1268 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1271 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1272 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1275 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1276 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1279 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1280 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1283 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1284 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1287 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1289 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1290 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1296 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1299 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1300 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1303 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1304 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1307 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1308 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1311 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1312 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1315 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1317 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1318 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1324 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1327 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1328 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1331 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1332 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1335 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1336 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1339 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1340 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1343 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1344 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1346 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1347 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1353 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1356 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1358 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1359 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1365 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1368 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1370 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1371 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1382 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1385 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1387 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1388 ; MIPS32-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1394 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1397 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1399 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1400 ; MMR3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1406 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1409 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1410 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1412 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1413 ; MIPS32R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1419 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1422 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1423 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1426 ; MMR6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1431 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1434 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1435 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1438 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1439 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1442 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1443 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1446 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1447 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1450 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1452 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1453 ; MIPS3-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1459 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1462 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1463 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1466 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1467 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1470 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1471 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1474 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1475 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1478 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1480 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1481 ; MIPS64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1487 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1490 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1491 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1494 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1495 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1498 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1499 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1502 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1503 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1506 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1507 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1509 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1510 ; MIPS64R6-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1516 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1519 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1521 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1522 ; MMR5FP64-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1528 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1531 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>>
1533 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>
1534 ; MIPS32R5FP643-NEXT:    # <MCOperand Reg:{{[0-9]+}}>