Lines Matching refs:voffset

638 define amdgpu_ps float @global_load_saddr_i8_zext_vgpr(i8 addrspace(1)* inreg %sbase, i32 %voffset)…
650   %zext.offset = zext i32 %voffset to i64
659 …ps float @global_load_saddr_i8_zext_vgpr_offset_4095(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
681   %zext.offset = zext i32 %voffset to i64
691 …ps float @global_load_saddr_i8_zext_vgpr_offset_4096(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
724   %zext.offset = zext i32 %voffset to i64
734 …float @global_load_saddr_i8_zext_vgpr_offset_neg4096(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
756   %zext.offset = zext i32 %voffset to i64
766 …float @global_load_saddr_i8_zext_vgpr_offset_neg4097(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
799   %zext.offset = zext i32 %voffset to i64
809 …ps float @global_load_saddr_i8_zext_vgpr_offset_2047(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
821   %zext.offset = zext i32 %voffset to i64
831 …ps float @global_load_saddr_i8_zext_vgpr_offset_2048(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
853   %zext.offset = zext i32 %voffset to i64
863 …float @global_load_saddr_i8_zext_vgpr_offset_neg2048(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
875   %zext.offset = zext i32 %voffset to i64
885 …float @global_load_saddr_i8_zext_vgpr_offset_neg2049(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
907   %zext.offset = zext i32 %voffset to i64
917 …global_load_saddr_i8_zext_vgpr_offset_4095_gep_order(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
939   %zext.offset = zext i32 %voffset to i64
949 …pu_ps float @global_load_saddr_i8_zext_vgpr_ptrtoint(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
961   %zext.offset = zext i32 %voffset to i64
972 …@global_load_saddr_i8_zext_vgpr_ptrtoint_commute_add(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
984   %zext.offset = zext i32 %voffset to i64
995 …_saddr_i8_zext_vgpr_ptrtoint_commute_add_imm_offset0(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1007   %zext.offset = zext i32 %voffset to i64
1019 …_saddr_i8_zext_vgpr_ptrtoint_commute_add_imm_offset1(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1031   %zext.offset = zext i32 %voffset to i64
1049 define amdgpu_ps float @global_load_saddr_uniform_ptr_in_vgprs(i32 %voffset) {
1084   %zext.offset = zext i32 %voffset to i64
1093 define amdgpu_ps float @global_load_saddr_uniform_ptr_in_vgprs_immoffset(i32 %voffset) {
1128   %zext.offset = zext i32 %voffset to i64
1309 …ad_saddr_f32_natural_addressing(float addrspace(1)* inreg %sbase, i32 addrspace(1)* %voffset.ptr) {
1348   %voffset = load i32, i32 addrspace(1)* %voffset.ptr
1349   %zext.offset = zext i32 %voffset to i64
1356 …r_f32_natural_addressing_immoffset(i8 addrspace(1)* inreg %sbase, i32 addrspace(1)* %voffset.ptr) {
1372   %voffset = load i32, i32 addrspace(1)* %voffset.ptr
1373   %zext.offset = zext i32 %voffset to i64
1382 …_load_f32_saddr_zext_vgpr_range(float addrspace(1)* inreg %sbase, i32 addrspace(1)* %voffset.ptr) {
1400   %voffset = load i32, i32 addrspace(1)* %voffset.ptr, !range !0
1401   %zext.offset = zext i32 %voffset to i64
1408 …addr_zext_vgpr_range_imm_offset(float addrspace(1)* inreg %sbase, i32 addrspace(1)* %voffset.ptr) {
1426   %voffset = load i32, i32 addrspace(1)* %voffset.ptr, !range !0
1427   %zext.offset = zext i32 %voffset to i64
1435 …saddr_zext_vgpr_range_too_large(float addrspace(1)* inreg %sbase, i32 addrspace(1)* %voffset.ptr) {
1474   %voffset = load i32, i32 addrspace(1)* %voffset.ptr, !range !1
1475   %zext.offset = zext i32 %voffset to i64
1485 define amdgpu_ps half @global_load_saddr_i16(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1497   %zext.offset = zext i32 %voffset to i64
1505 define amdgpu_ps half @global_load_saddr_i16_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset)…
1517   %zext.offset = zext i32 %voffset to i64
1526 define amdgpu_ps half @global_load_saddr_f16(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1538   %zext.offset = zext i32 %voffset to i64
1545 define amdgpu_ps half @global_load_saddr_f16_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset)…
1557   %zext.offset = zext i32 %voffset to i64
1565 define amdgpu_ps float @global_load_saddr_i32(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1577   %zext.offset = zext i32 %voffset to i64
1585 define amdgpu_ps float @global_load_saddr_i32_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset…
1597   %zext.offset = zext i32 %voffset to i64
1606 define amdgpu_ps float @global_load_saddr_f32(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1618   %zext.offset = zext i32 %voffset to i64
1625 define amdgpu_ps float @global_load_saddr_f32_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset…
1637   %zext.offset = zext i32 %voffset to i64
1645 define amdgpu_ps <2 x half> @global_load_saddr_v2i16(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1657   %zext.offset = zext i32 %voffset to i64
1665 …gpu_ps <2 x half> @global_load_saddr_v2i16_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1677   %zext.offset = zext i32 %voffset to i64
1686 define amdgpu_ps <2 x half> @global_load_saddr_v2f16(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1698   %zext.offset = zext i32 %voffset to i64
1705 …gpu_ps <2 x half> @global_load_saddr_v2f16_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1717   %zext.offset = zext i32 %voffset to i64
1725 define amdgpu_ps <2 x half> @global_load_saddr_p3(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1737   %zext.offset = zext i32 %voffset to i64
1746 …amdgpu_ps <2 x half> @global_load_saddr_p3_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1758   %zext.offset = zext i32 %voffset to i64
1768 define amdgpu_ps <2 x float> @global_load_saddr_f64(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1780   %zext.offset = zext i32 %voffset to i64
1788 …dgpu_ps <2 x float> @global_load_saddr_f64_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1800   %zext.offset = zext i32 %voffset to i64
1809 define amdgpu_ps <2 x float> @global_load_saddr_i64(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1821   %zext.offset = zext i32 %voffset to i64
1829 …dgpu_ps <2 x float> @global_load_saddr_i64_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1841   %zext.offset = zext i32 %voffset to i64
1850 define amdgpu_ps <2 x float> @global_load_saddr_v2f32(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1862   %zext.offset = zext i32 %voffset to i64
1869 …pu_ps <2 x float> @global_load_saddr_v2f32_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1881   %zext.offset = zext i32 %voffset to i64
1889 define amdgpu_ps <2 x float> @global_load_saddr_v2i32(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1901   %zext.offset = zext i32 %voffset to i64
1909 …pu_ps <2 x float> @global_load_saddr_v2i32_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1921   %zext.offset = zext i32 %voffset to i64
1930 define amdgpu_ps <2 x float> @global_load_saddr_v4i16(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1942   %zext.offset = zext i32 %voffset to i64
1950 …pu_ps <2 x float> @global_load_saddr_v4i16_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1962   %zext.offset = zext i32 %voffset to i64
1971 define amdgpu_ps <2 x float> @global_load_saddr_v4f16(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
1983   %zext.offset = zext i32 %voffset to i64
1991 …pu_ps <2 x float> @global_load_saddr_v4f16_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2003   %zext.offset = zext i32 %voffset to i64
2012 define amdgpu_ps <2 x float> @global_load_saddr_p1(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2024   %zext.offset = zext i32 %voffset to i64
2033 …mdgpu_ps <2 x float> @global_load_saddr_p1_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2045   %zext.offset = zext i32 %voffset to i64
2055 define amdgpu_ps <3 x float> @global_load_saddr_v3f32(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2067   %zext.offset = zext i32 %voffset to i64
2074 …pu_ps <3 x float> @global_load_saddr_v3f32_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2086   %zext.offset = zext i32 %voffset to i64
2094 define amdgpu_ps <3 x float> @global_load_saddr_v3i32(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2106   %zext.offset = zext i32 %voffset to i64
2114 …pu_ps <3 x float> @global_load_saddr_v3i32_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2126   %zext.offset = zext i32 %voffset to i64
2135 define amdgpu_ps <6 x half> @global_load_saddr_v6f16(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2147   %zext.offset = zext i32 %voffset to i64
2154 …gpu_ps <6 x half> @global_load_saddr_v6f16_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2166   %zext.offset = zext i32 %voffset to i64
2174 define amdgpu_ps <4 x float> @global_load_saddr_v4f32(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2186   %zext.offset = zext i32 %voffset to i64
2193 …pu_ps <4 x float> @global_load_saddr_v4f32_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2205   %zext.offset = zext i32 %voffset to i64
2213 define amdgpu_ps <4 x float> @global_load_saddr_v4i32(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2225   %zext.offset = zext i32 %voffset to i64
2233 …pu_ps <4 x float> @global_load_saddr_v4i32_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2245   %zext.offset = zext i32 %voffset to i64
2254 define amdgpu_ps <4 x float> @global_load_saddr_v2i64(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2266   %zext.offset = zext i32 %voffset to i64
2274 …pu_ps <4 x float> @global_load_saddr_v2i64_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2286   %zext.offset = zext i32 %voffset to i64
2295 define amdgpu_ps <4 x float> @global_load_saddr_i128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2307   %zext.offset = zext i32 %voffset to i64
2315 …gpu_ps <4 x float> @global_load_saddr_i128_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2327   %zext.offset = zext i32 %voffset to i64
2336 define amdgpu_ps <4 x float> @global_load_saddr_v2p1(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2348   %zext.offset = zext i32 %voffset to i64
2357 …gpu_ps <4 x float> @global_load_saddr_v2p1_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2369   %zext.offset = zext i32 %voffset to i64
2379 define amdgpu_ps <4 x float> @global_load_saddr_v4p3(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2391   %zext.offset = zext i32 %voffset to i64
2400 …gpu_ps <4 x float> @global_load_saddr_v4p3_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2412   %zext.offset = zext i32 %voffset to i64
2426 define amdgpu_ps float @global_sextload_saddr_i8(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2438   %zext.offset = zext i32 %voffset to i64
2446 … amdgpu_ps float @global_sextload_saddr_i8_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2458   %zext.offset = zext i32 %voffset to i64
2467 define amdgpu_ps float @global_sextload_saddr_i16(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2479   %zext.offset = zext i32 %voffset to i64
2488 …amdgpu_ps float @global_sextload_saddr_i16_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2500   %zext.offset = zext i32 %voffset to i64
2510 define amdgpu_ps float @global_zextload_saddr_i8(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2522   %zext.offset = zext i32 %voffset to i64
2530 … amdgpu_ps float @global_zextload_saddr_i8_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2542   %zext.offset = zext i32 %voffset to i64
2551 define amdgpu_ps float @global_zextload_saddr_i16(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2563   %zext.offset = zext i32 %voffset to i64
2572 …amdgpu_ps float @global_zextload_saddr_i16_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2584   %zext.offset = zext i32 %voffset to i64
2598 define amdgpu_ps float @atomic_global_load_saddr_i32(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2626   %zext.offset = zext i32 %voffset to i64
2634 …gpu_ps float @atomic_global_load_saddr_i32_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2662   %zext.offset = zext i32 %voffset to i64
2671 … amdgpu_ps <2 x float> @atomic_global_load_saddr_i64(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2699   %zext.offset = zext i32 %voffset to i64
2707 … <2 x float> @atomic_global_load_saddr_i64_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2735   %zext.offset = zext i32 %voffset to i64
2748 …_ps <2 x half> @global_load_saddr_i16_d16lo_undef_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2760   %zext.offset = zext i32 %voffset to i64
2769 …alf> @global_load_saddr_i16_d16lo_undef_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2781   %zext.offset = zext i32 %voffset to i64
2791 …u_ps <2 x half> @global_load_saddr_i16_d16lo_zero_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2807   %zext.offset = zext i32 %voffset to i64
2816 …half> @global_load_saddr_i16_d16lo_zero_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
2832   %zext.offset = zext i32 %voffset to i64
2842 … @global_load_saddr_i16_d16lo_reg_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
2856   %zext.offset = zext i32 %voffset to i64
2865 …oad_saddr_i16_d16lo_reg_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
2879   %zext.offset = zext i32 %voffset to i64
2889 …l_load_saddr_i16_d16lo_zexti8_reg_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
2903   %zext.offset = zext i32 %voffset to i64
2913 …dr_i16_d16lo_zexti8_reg_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
2927   %zext.offset = zext i32 %voffset to i64
2938 …l_load_saddr_i16_d16lo_sexti8_reg_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
2952   %zext.offset = zext i32 %voffset to i64
2962 …dr_i16_d16lo_sexti8_reg_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
2976   %zext.offset = zext i32 %voffset to i64
2991 …_ps <2 x half> @global_load_saddr_i16_d16hi_undef_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
3003   %zext.offset = zext i32 %voffset to i64
3012 …alf> @global_load_saddr_i16_d16hi_undef_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
3024   %zext.offset = zext i32 %voffset to i64
3034 …u_ps <2 x half> @global_load_saddr_i16_d16hi_zero_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
3050   %zext.offset = zext i32 %voffset to i64
3059 …half> @global_load_saddr_i16_d16hi_zero_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset) {
3075   %zext.offset = zext i32 %voffset to i64
3085 … @global_load_saddr_i16_d16hi_reg_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
3099   %zext.offset = zext i32 %voffset to i64
3108 …oad_saddr_i16_d16hi_reg_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
3122   %zext.offset = zext i32 %voffset to i64
3132 …l_load_saddr_i16_d16hi_zexti8_reg_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
3146   %zext.offset = zext i32 %voffset to i64
3156 …dr_i16_d16hi_zexti8_reg_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
3170   %zext.offset = zext i32 %voffset to i64
3181 …l_load_saddr_i16_d16hi_sexti8_reg_hi(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
3195   %zext.offset = zext i32 %voffset to i64
3205 …dr_i16_d16hi_sexti8_reg_hi_immneg128(i8 addrspace(1)* inreg %sbase, i32 %voffset, <2 x i16> %reg) {
3219   %zext.offset = zext i32 %voffset to i64