Lines Matching refs:v7
26 ; GFX9-NEXT: v_sub_co_u32_e32 v7, vcc, 0, v11
37 ; GFX9-NEXT: v_mad_u64_u32 v[2:3], s[4:5], v7, v6, 0
38 ; GFX9-NEXT: v_mul_lo_u32 v5, v7, v12
53 ; GFX9-NEXT: v_mul_lo_u32 v4, v7, v12
55 ; GFX9-NEXT: v_mad_u64_u32 v[2:3], s[4:5], v7, v13, 0
63 ; GFX9-NEXT: v_add_co_u32_e32 v2, vcc, v2, v7
75 ; GFX9-NEXT: v_mul_hi_u32 v7, v6, v2
77 ; GFX9-NEXT: v_add_co_u32_e32 v7, vcc, v7, v0
81 ; GFX9-NEXT: v_add_co_u32_e32 v0, vcc, v7, v0
86 ; GFX9-NEXT: v_mul_lo_u32 v7, v10, v2
89 ; GFX9-NEXT: v_add3_u32 v1, v1, v8, v7
90 ; GFX9-NEXT: v_sub_u32_e32 v7, v5, v1
92 ; GFX9-NEXT: v_subb_co_u32_e64 v6, s[4:5], v7, v10, vcc
93 ; GFX9-NEXT: v_sub_co_u32_e64 v7, s[4:5], v0, v11
97 ; GFX9-NEXT: v_cmp_ge_u32_e64 s[4:5], v7, v11
98 ; GFX9-NEXT: v_cndmask_b32_e64 v7, 0, -1, s[4:5]
100 ; GFX9-NEXT: v_cndmask_b32_e64 v6, v8, v7, s[4:5]
101 ; GFX9-NEXT: v_add_co_u32_e64 v7, s[4:5], 2, v2
114 ; GFX9-NEXT: v_cndmask_b32_e64 v1, v12, v7, s[4:5]
183 ; GFX9-NEXT: v_mul_lo_u32 v7, v11, v9
185 ; GFX9-NEXT: v_add3_u32 v7, v5, v6, v7
187 ; GFX9-NEXT: v_mad_u64_u32 v[5:6], s[4:5], v9, v7, 0
191 ; GFX9-NEXT: v_mad_u64_u32 v[6:7], s[4:5], v8, v7, 0
194 ; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v7, vcc
200 ; GFX9-NEXT: v_mul_lo_u32 v7, v11, v12
202 ; GFX9-NEXT: v_add3_u32 v7, v5, v6, v7
203 ; GFX9-NEXT: v_mad_u64_u32 v[5:6], s[4:5], v13, v7, 0
204 ; GFX9-NEXT: v_mad_u64_u32 v[7:8], s[4:5], v12, v7, 0
207 ; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v11, v7
208 ; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
210 ; GFX9-NEXT: v_addc_co_u32_e32 v4, vcc, v7, v10, vcc
215 ; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v13, v5, vcc
216 ; GFX9-NEXT: v_mad_u64_u32 v[4:5], s[4:5], v0, v7, 0
221 ; GFX9-NEXT: v_mad_u64_u32 v[6:7], s[4:5], v1, v7, 0
224 ; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v7, vcc
226 ; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v5, vcc
228 ; GFX9-NEXT: v_mul_lo_u32 v9, v2, v7
244 ; GFX9-NEXT: v_addc_co_u32_e64 v9, s[4:5], 0, v7, s[4:5]
249 ; GFX9-NEXT: v_addc_co_u32_e64 v11, s[4:5], 0, v7, s[4:5]
257 ; GFX9-NEXT: v_cndmask_b32_e32 v5, v7, v4, vcc
313 ; GFX9-NEXT: v_sub_co_u32_e32 v7, vcc, 0, v10
324 ; GFX9-NEXT: v_mad_u64_u32 v[2:3], s[4:5], v7, v6, 0
325 ; GFX9-NEXT: v_mul_lo_u32 v5, v7, v11
340 ; GFX9-NEXT: v_mul_lo_u32 v4, v7, v11
342 ; GFX9-NEXT: v_mad_u64_u32 v[2:3], s[4:5], v7, v12, 0
350 ; GFX9-NEXT: v_add_co_u32_e32 v2, vcc, v2, v7
362 ; GFX9-NEXT: v_mul_hi_u32 v7, v6, v2
364 ; GFX9-NEXT: v_add_co_u32_e32 v7, vcc, v7, v0
368 ; GFX9-NEXT: v_add_co_u32_e32 v0, vcc, v7, v0
383 ; GFX9-NEXT: v_cndmask_b32_e64 v7, 0, -1, s[6:7]
388 ; GFX9-NEXT: v_cndmask_b32_e64 v7, v7, v8, s[6:7]
393 ; GFX9-NEXT: v_cmp_ne_u32_e64 s[4:5], 0, v7
466 ; GFX9-NEXT: v_mul_lo_u32 v7, v11, v9
468 ; GFX9-NEXT: v_add3_u32 v7, v5, v6, v7
470 ; GFX9-NEXT: v_mad_u64_u32 v[5:6], s[4:5], v9, v7, 0
474 ; GFX9-NEXT: v_mad_u64_u32 v[6:7], s[4:5], v8, v7, 0
477 ; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v7, vcc
483 ; GFX9-NEXT: v_mul_lo_u32 v7, v11, v12
485 ; GFX9-NEXT: v_add3_u32 v7, v5, v6, v7
486 ; GFX9-NEXT: v_mad_u64_u32 v[5:6], s[4:5], v13, v7, 0
487 ; GFX9-NEXT: v_mad_u64_u32 v[7:8], s[4:5], v12, v7, 0
490 ; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v11, v7
491 ; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
493 ; GFX9-NEXT: v_addc_co_u32_e32 v4, vcc, v7, v10, vcc
498 ; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v13, v5, vcc
499 ; GFX9-NEXT: v_mad_u64_u32 v[4:5], s[4:5], v0, v7, 0
504 ; GFX9-NEXT: v_mad_u64_u32 v[6:7], s[4:5], v1, v7, 0
507 ; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v7, vcc
511 ; GFX9-NEXT: v_mul_lo_u32 v7, v2, v5
513 ; GFX9-NEXT: v_add3_u32 v5, v5, v7, v6
518 ; GFX9-NEXT: v_subbrev_co_u32_e64 v7, s[6:7], 0, v4, s[4:5]
519 ; GFX9-NEXT: v_cmp_ge_u32_e64 s[6:7], v7, v3
524 ; GFX9-NEXT: v_cmp_eq_u32_e64 s[6:7], v7, v3
536 ; GFX9-NEXT: v_cndmask_b32_e64 v4, v7, v4, s[4:5]
719 ; GFX9-NEXT: v_sub_co_u32_e32 v7, vcc, 0, v11
730 ; GFX9-NEXT: v_mad_u64_u32 v[2:3], s[4:5], v7, v6, 0
731 ; GFX9-NEXT: v_mul_lo_u32 v5, v7, v12
746 ; GFX9-NEXT: v_mul_lo_u32 v4, v7, v12
748 ; GFX9-NEXT: v_mad_u64_u32 v[2:3], s[4:5], v7, v13, 0
756 ; GFX9-NEXT: v_add_co_u32_e32 v2, vcc, v2, v7
763 ; GFX9-NEXT: v_ashrrev_i32_e32 v7, 31, v1
764 ; GFX9-NEXT: v_add_co_u32_e32 v0, vcc, v0, v7
765 ; GFX9-NEXT: v_xor_b32_e32 v5, v0, v7
766 ; GFX9-NEXT: v_addc_co_u32_e32 v4, vcc, v1, v7, vcc
769 ; GFX9-NEXT: v_xor_b32_e32 v4, v4, v7
811 ; GFX9-NEXT: v_xor_b32_e32 v5, v7, v9
823 ; GFX9-NEXT: v_xor_b32_e32 v0, v0, v7
824 ; GFX9-NEXT: v_xor_b32_e32 v1, v1, v7
825 ; GFX9-NEXT: v_sub_co_u32_e32 v6, vcc, v0, v7
826 ; GFX9-NEXT: v_subb_co_u32_e32 v7, vcc, v1, v7, vcc
836 ; GFX9-NEXT: v_mov_b32_e32 v7, v5
861 ; GFX9-NEXT: v_mov_b32_e32 v3, v7
896 ; GFX9-NEXT: v_mul_lo_u32 v7, v11, v9
898 ; GFX9-NEXT: v_add3_u32 v7, v5, v6, v7
900 ; GFX9-NEXT: v_mad_u64_u32 v[5:6], s[4:5], v9, v7, 0
904 ; GFX9-NEXT: v_mad_u64_u32 v[6:7], s[4:5], v8, v7, 0
907 ; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v7, vcc
913 ; GFX9-NEXT: v_mul_lo_u32 v7, v11, v12
915 ; GFX9-NEXT: v_add3_u32 v7, v5, v6, v7
916 ; GFX9-NEXT: v_mad_u64_u32 v[5:6], s[4:5], v13, v7, 0
917 ; GFX9-NEXT: v_mad_u64_u32 v[7:8], s[4:5], v12, v7, 0
920 ; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v11, v7
921 ; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
923 ; GFX9-NEXT: v_addc_co_u32_e32 v4, vcc, v7, v10, vcc
928 ; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v13, v5, vcc
929 ; GFX9-NEXT: v_mad_u64_u32 v[4:5], s[4:5], v0, v7, 0
934 ; GFX9-NEXT: v_mad_u64_u32 v[6:7], s[4:5], v1, v7, 0
937 ; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v7, vcc
939 ; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v5, vcc
941 ; GFX9-NEXT: v_mul_lo_u32 v9, v2, v7
956 ; GFX9-NEXT: v_addc_co_u32_e64 v12, s[6:7], 0, v7, s[6:7]
959 ; GFX9-NEXT: v_addc_co_u32_e64 v14, s[6:7], 0, v7, s[6:7]
973 ; GFX9-NEXT: v_cndmask_b32_e32 v5, v7, v4, vcc
975 ; GFX9-NEXT: v_cndmask_b32_e32 v7, v1, v3, vcc
988 ; GFX9-NEXT: v_mov_b32_e32 v7, v5
1013 ; GFX9-NEXT: v_mov_b32_e32 v3, v7