Lines Matching refs:src0

9 define amdgpu_ps i32 @s_shl1_add_u32(i32 inreg %src0, i32 inreg %src1) {
25   %shl = shl i32 %src0, 1
30 define amdgpu_ps i32 @s_shl2_add_u32(i32 inreg %src0, i32 inreg %src1) {
46   %shl = shl i32 %src0, 2
51 define amdgpu_ps i32 @s_shl3_add_u32(i32 inreg %src0, i32 inreg %src1) {
67   %shl = shl i32 %src0, 3
72 define amdgpu_ps i32 @s_shl4_add_u32(i32 inreg %src0, i32 inreg %src1) {
88   %shl = shl i32 %src0, 4
93 define amdgpu_ps i32 @s_shl5_add_u32(i32 inreg %src0, i32 inreg %src1) {
99   %shl = shl i32 %src0, 5
104 define i32 @v_shl1_add_u32(i32 %src0, i32 %src1) {
124   %shl = shl i32 %src0, 1
129 define i32 @v_shl2_add_u32(i32 %src0, i32 %src1) {
149   %shl = shl i32 %src0, 2
154 define i32 @v_shl3_add_u32(i32 %src0, i32 %src1) {
174   %shl = shl i32 %src0, 3
179 define i32 @v_shl4_add_u32(i32 %src0, i32 %src1) {
199   %shl = shl i32 %src0, 4
204 define i32 @v_shl5_add_u32(i32 %src0, i32 %src1) {
224   %shl = shl i32 %src0, 5
231 define amdgpu_ps float @shl1_add_u32_vgpr1(i32 inreg %src0, i32 %src1) {
249   %shl = shl i32 %src0, 1
255 define amdgpu_ps float @shl2_add_u32_vgpr1(i32 inreg %src0, i32 %src1) {
273   %shl = shl i32 %src0, 2
279 define amdgpu_ps float @shl3_add_u32_vgpr1(i32 inreg %src0, i32 %src1) {
297   %shl = shl i32 %src0, 3
303 define amdgpu_ps float @shl4_add_u32_vgpr1(i32 inreg %src0, i32 %src1) {
321   %shl = shl i32 %src0, 4
327 define amdgpu_ps float @shl5_add_u32_vgpr1(i32 inreg %src0, i32 %src1) {
345   %shl = shl i32 %src0, 5
351 define amdgpu_ps <2 x i32> @s_shl1_add_u32_v2(<2 x i32> inreg %src0, <2 x i32> inreg %src1) {
371   %shl = shl <2 x i32> %src0, <i32 1, i32 1>
376 define amdgpu_ps <2 x i32> @s_shl2_add_u32_v2(<2 x i32> inreg %src0, <2 x i32> inreg %src1) {
396   %shl = shl <2 x i32> %src0, <i32 2, i32 2>
401 define amdgpu_ps <2 x i32> @s_shl3_add_u32_v2(<2 x i32> inreg %src0, <2 x i32> inreg %src1) {
421   %shl = shl <2 x i32> %src0, <i32 3, i32 3>
426 define amdgpu_ps <2 x i32> @s_shl4_add_u32_v2(<2 x i32> inreg %src0, <2 x i32> inreg %src1) {
446   %shl = shl <2 x i32> %src0, <i32 4, i32 4>
451 define amdgpu_ps <2 x i32> @s_shl_2_4_add_u32_v2(<2 x i32> inreg %src0, <2 x i32> inreg %src1) {
471   %shl = shl <2 x i32> %src0, <i32 2, i32 4>
476 define amdgpu_ps { i32, i32 } @s_shl4_add_u32_multi_use(i32 inreg %src0, i32 inreg %src1) {
482   %shl = shl i32 %src0, 4
489 define amdgpu_ps { i32, i32 } @s_shl3_add_u32_multi_use(i32 inreg %src0, i32 inreg %src1) {
495   %shl = shl i32 %src0, 3
502 define amdgpu_ps { i32, i32 } @s_shl2_add_u32_multi_use(i32 inreg %src0, i32 inreg %src1) {
508   %shl = shl i32 %src0, 2
516 define amdgpu_ps { i32, i32 } @s_shl1_add_u32_multi_use(i32 inreg %src0, i32 inreg %src1) {
522   %shl = shl i32 %src0, 1