Lines Matching refs:src0
7 define amdgpu_ps i32 @s_orn2_i32(i32 inreg %src0, i32 inreg %src1) {
23 %or = or i32 %src0, %not.src1
27 define amdgpu_ps i32 @s_orn2_i32_commute(i32 inreg %src0, i32 inreg %src1) {
43 %or = or i32 %not.src1, %src0
47 define amdgpu_ps { i32, i32 } @s_orn2_i32_multi_use(i32 inreg %src0, i32 inreg %src1) {
66 %or = or i32 %src0, %not.src1
72 define amdgpu_ps { i32, i32 } @s_orn2_i32_multi_foldable_use(i32 inreg %src0, i32 inreg %src1, i32 …
91 %or0 = or i32 %src0, %not.src2
98 define i32 @v_orn2_i32(i32 %src0, i32 %src1) {
114 %or = or i32 %src0, %not.src1
118 define amdgpu_ps float @v_orn2_i32_sv(i32 inreg %src0, i32 %src1) {
131 %or = or i32 %src0, %not.src1
136 define amdgpu_ps float @v_orn2_i32_vs(i32 %src0, i32 inreg %src1) {
149 %or = or i32 %src0, %not.src1
154 define amdgpu_ps i64 @s_orn2_i64(i64 inreg %src0, i64 inreg %src1) {
170 %or = or i64 %src0, %not.src1
174 define amdgpu_ps i64 @s_orn2_i64_commute(i64 inreg %src0, i64 inreg %src1) {
190 %or = or i64 %not.src1, %src0
194 define amdgpu_ps { i64, i64 } @s_orn2_i64_multi_foldable_use(i64 inreg %src0, i64 inreg %src1, i64 …
213 %or0 = or i64 %src0, %not.src2
220 define amdgpu_ps { i64, i64 } @s_orn2_i64_multi_use(i64 inreg %src0, i64 inreg %src1) {
241 %or = or i64 %src0, %not.src1
247 define i64 @v_orn2_i64(i64 %src0, i64 %src1) {
267 %or = or i64 %src0, %not.src1
271 define amdgpu_ps <2 x float> @v_orn2_i64_sv(i64 inreg %src0, i64 %src1) {
288 %or = or i64 %src0, %not.src1
293 define amdgpu_ps <2 x float> @v_orn2_i64_vs(i64 %src0, i64 inreg %src1) {
308 %or = or i64 %src0, %not.src1
313 define amdgpu_ps <2 x i32> @s_orn2_v2i32(<2 x i32> inreg %src0, <2 x i32> inreg %src1) {
329 %or = or <2 x i32> %src0, %not.src1
333 define amdgpu_ps <2 x i32> @s_orn2_v2i32_commute(<2 x i32> inreg %src0, <2 x i32> inreg %src1) {
349 %or = or <2 x i32> %not.src1, %src0
353 define amdgpu_ps i16 @s_orn2_i16(i16 inreg %src0, i16 inreg %src1) {
369 %or = or i16 %src0, %not.src1
373 define amdgpu_ps i16 @s_orn2_i16_commute(i16 inreg %src0, i16 inreg %src1) {
389 %or = or i16 %not.src1, %src0
393 define amdgpu_ps { i16, i16 } @s_orn2_i16_multi_use(i16 inreg %src0, i16 inreg %src1) {
412 %or = or i16 %src0, %not.src1
418 define amdgpu_ps { i16, i16 } @s_orn2_i16_multi_foldable_use(i16 inreg %src0, i16 inreg %src1, i16 …
437 %or0 = or i16 %src0, %not.src2
444 define i16 @v_orn2_i16(i16 %src0, i16 %src1) {
460 %or = or i16 %src0, %not.src1
464 define amdgpu_ps float @v_orn2_i16_sv(i16 inreg %src0, i16 %src1) {
479 %or = or i16 %src0, %not.src1
485 define amdgpu_ps float @v_orn2_i16_vs(i16 %src0, i16 inreg %src1) {
500 %or = or i16 %src0, %not.src1
506 define amdgpu_ps i32 @s_orn2_v2i16(<2 x i16> inreg %src0, <2 x i16> inreg %src1) {
534 %or = or <2 x i16> %src0, %not.src1
539 define amdgpu_ps i32 @s_orn2_v2i16_commute(<2 x i16> inreg %src0, <2 x i16> inreg %src1) {
567 %or = or <2 x i16> %not.src1, %src0
572 define amdgpu_ps { i32, i32 } @s_orn2_v2i16_multi_use(<2 x i16> inreg %src0, <2 x i16> inreg %src1)…
603 %or = or <2 x i16> %src0, %not.src1
612 define amdgpu_ps { i32, i32 } @s_orn2_v2i16_multi_foldable_use(<2 x i16> inreg %src0, <2 x i16> inr…
647 %or0 = or <2 x i16> %src0, %not.src2
657 define <2 x i16> @v_orn2_v2i16(<2 x i16> %src0, <2 x i16> %src1) {
687 %or = or <2 x i16> %src0, %not.src1
692 ; define amdgpu_ps i48 @s_orn2_v3i16(<3 x i16> inreg %src0, <3 x i16> inreg %src1) {
694 ; %or = or <3 x i16> %src0, %not.src1
699 ; define amdgpu_ps i48 @s_orn2_v3i16_commute(<3 x i16> inreg %src0, <3 x i16> inreg %src1) {
701 ; %or = or <3 x i16> %not.src1, %src0
706 ; define amdgpu_ps { i48, i48 } @s_orn2_v3i16_multi_use(<3 x i16> inreg %src0, <3 x i16> inreg %src…
708 ; %or = or <3 x i16> %src0, %not.src1
717 ; define <3 x i16> @v_orn2_v3i16(<3 x i16> %src0, <3 x i16> %src1) {
719 ; %or = or <3 x i16> %src0, %not.src1
723 define amdgpu_ps i64 @s_orn2_v4i16(<4 x i16> inreg %src0, <4 x i16> inreg %src1) {
760 %or = or <4 x i16> %src0, %not.src1
765 define amdgpu_ps i64 @s_orn2_v4i16_commute(<4 x i16> inreg %src0, <4 x i16> inreg %src1) {
802 %or = or <4 x i16> %not.src1, %src0
807 define amdgpu_ps { i64, i64 } @s_orn2_v4i16_multi_use(<4 x i16> inreg %src0, <4 x i16> inreg %src1)…
848 %or = or <4 x i16> %src0, %not.src1
857 define amdgpu_ps { i64, i64 } @s_orn2_v4i16_multi_foldable_use(<4 x i16> inreg %src0, <4 x i16> inr…
903 %or0 = or <4 x i16> %src0, %not.src2
913 define <4 x i16> @v_orn2_v4i16(<4 x i16> %src0, <4 x i16> %src1) {
956 %or = or <4 x i16> %src0, %not.src1