Lines Matching refs:src1
7 define amdgpu_ps i32 @s_andn2_i32(i32 inreg %src0, i32 inreg %src1) {
22 %not.src1 = xor i32 %src1, -1
23 %and = and i32 %src0, %not.src1
27 define amdgpu_ps i32 @s_andn2_i32_commute(i32 inreg %src0, i32 inreg %src1) {
42 %not.src1 = xor i32 %src1, -1
43 %and = and i32 %not.src1, %src0
47 define amdgpu_ps { i32, i32 } @s_andn2_i32_multi_use(i32 inreg %src0, i32 inreg %src1) {
65 %not.src1 = xor i32 %src1, -1
66 %and = and i32 %src0, %not.src1
68 %insert.1 = insertvalue { i32, i32 } %insert.0, i32 %not.src1, 1
72 define amdgpu_ps { i32, i32 } @s_andn2_i32_multi_foldable_use(i32 inreg %src0, i32 inreg %src1, i32…
92 %and1 = and i32 %src1, %not.src2
98 define i32 @v_andn2_i32(i32 %src0, i32 %src1) {
113 %not.src1 = xor i32 %src1, -1
114 %and = and i32 %src0, %not.src1
118 define amdgpu_ps float @v_andn2_i32_sv(i32 inreg %src0, i32 %src1) {
130 %not.src1 = xor i32 %src1, -1
131 %and = and i32 %src0, %not.src1
136 define amdgpu_ps float @v_andn2_i32_vs(i32 %src0, i32 inreg %src1) {
148 %not.src1 = xor i32 %src1, -1
149 %and = and i32 %src0, %not.src1
154 define amdgpu_ps i64 @s_andn2_i64(i64 inreg %src0, i64 inreg %src1) {
169 %not.src1 = xor i64 %src1, -1
170 %and = and i64 %src0, %not.src1
174 define amdgpu_ps i64 @s_andn2_i64_commute(i64 inreg %src0, i64 inreg %src1) {
189 %not.src1 = xor i64 %src1, -1
190 %and = and i64 %not.src1, %src0
194 define amdgpu_ps { i64, i64 } @s_andn2_i64_multi_foldable_use(i64 inreg %src0, i64 inreg %src1, i64…
214 %and1 = and i64 %src1, %not.src2
220 define amdgpu_ps { i64, i64 } @s_andn2_i64_multi_use(i64 inreg %src0, i64 inreg %src1) {
240 %not.src1 = xor i64 %src1, -1
241 %and = and i64 %src0, %not.src1
243 %insert.1 = insertvalue { i64, i64 } %insert.0, i64 %not.src1, 1
247 define i64 @v_andn2_i64(i64 %src0, i64 %src1) {
266 %not.src1 = xor i64 %src1, -1
267 %and = and i64 %src0, %not.src1
271 define amdgpu_ps <2 x float> @v_andn2_i64_sv(i64 inreg %src0, i64 %src1) {
287 %not.src1 = xor i64 %src1, -1
288 %and = and i64 %src0, %not.src1
293 define amdgpu_ps <2 x float> @v_andn2_i64_vs(i64 %src0, i64 inreg %src1) {
307 %not.src1 = xor i64 %src1, -1
308 %and = and i64 %src0, %not.src1
313 define amdgpu_ps <2 x i32> @s_andn2_v2i32(<2 x i32> inreg %src0, <2 x i32> inreg %src1) {
328 %not.src1 = xor <2 x i32> %src1, <i32 -1, i32 -1>
329 %and = and <2 x i32> %src0, %not.src1
333 define amdgpu_ps <2 x i32> @s_andn2_v2i32_commute(<2 x i32> inreg %src0, <2 x i32> inreg %src1) {
348 %not.src1 = xor <2 x i32> %src1, <i32 -1, i32 -1>
349 %and = and <2 x i32> %not.src1, %src0
353 define amdgpu_ps i16 @s_andn2_i16(i16 inreg %src0, i16 inreg %src1) {
368 %not.src1 = xor i16 %src1, -1
369 %and = and i16 %src0, %not.src1
373 define amdgpu_ps i16 @s_andn2_i16_commute(i16 inreg %src0, i16 inreg %src1) {
388 %not.src1 = xor i16 %src1, -1
389 %and = and i16 %not.src1, %src0
393 define amdgpu_ps { i16, i16 } @s_andn2_i16_multi_use(i16 inreg %src0, i16 inreg %src1) {
411 %not.src1 = xor i16 %src1, -1
412 %and = and i16 %src0, %not.src1
414 %insert.1 = insertvalue { i16, i16 } %insert.0, i16 %not.src1, 1
418 define amdgpu_ps { i16, i16 } @s_andn2_i16_multi_foldable_use(i16 inreg %src0, i16 inreg %src1, i16…
438 %and1 = and i16 %src1, %not.src2
444 define i16 @v_andn2_i16(i16 %src0, i16 %src1) {
459 %not.src1 = xor i16 %src1, -1
460 %and = and i16 %src0, %not.src1
464 define amdgpu_ps float @v_andn2_i16_sv(i16 inreg %src0, i16 %src1) {
478 %not.src1 = xor i16 %src1, -1
479 %and = and i16 %src0, %not.src1
485 define amdgpu_ps float @v_andn2_i16_vs(i16 %src0, i16 inreg %src1) {
499 %not.src1 = xor i16 %src1, -1
500 %and = and i16 %src0, %not.src1
506 define amdgpu_ps i32 @s_andn2_v2i16(<2 x i16> inreg %src0, <2 x i16> inreg %src1) {
533 %not.src1 = xor <2 x i16> %src1, <i16 -1, i16 -1>
534 %and = and <2 x i16> %src0, %not.src1
539 define amdgpu_ps i32 @s_andn2_v2i16_commute(<2 x i16> inreg %src0, <2 x i16> inreg %src1) {
566 %not.src1 = xor <2 x i16> %src1, <i16 -1, i16 -1>
567 %and = and <2 x i16> %not.src1, %src0
572 define amdgpu_ps { i32, i32 } @s_andn2_v2i16_multi_use(<2 x i16> inreg %src0, <2 x i16> inreg %src1…
602 %not.src1 = xor <2 x i16> %src1, <i16 -1, i16 -1>
603 %and = and <2 x i16> %src0, %not.src1
606 %cast.1 = bitcast <2 x i16> %not.src1 to i32
612 …@s_andn2_v2i16_multi_foldable_use(<2 x i16> inreg %src0, <2 x i16> inreg %src1, <2 x i16> inreg %s…
648 %and1 = and <2 x i16> %src1, %not.src2
657 define <2 x i16> @v_andn2_v2i16(<2 x i16> %src0, <2 x i16> %src1) {
686 %not.src1 = xor <2 x i16> %src1, <i16 -1, i16 -1>
687 %and = and <2 x i16> %src0, %not.src1
692 ; define amdgpu_ps i48 @s_andn2_v3i16(<3 x i16> inreg %src0, <3 x i16> inreg %src1) {
693 ; %not.src1 = xor <3 x i16> %src1, <i16 -1, i16 -1, i16 -1>
694 ; %and = and <3 x i16> %src0, %not.src1
699 ; define amdgpu_ps i48 @s_andn2_v3i16_commute(<3 x i16> inreg %src0, <3 x i16> inreg %src1) {
700 ; %not.src1 = xor <3 x i16> %src1, <i16 -1, i16 -1, i16 -1>
701 ; %and = and <3 x i16> %not.src1, %src0
706 …ine amdgpu_ps { i48, i48 } @s_andn2_v3i16_multi_use(<3 x i16> inreg %src0, <3 x i16> inreg %src1) {
707 ; %not.src1 = xor <3 x i16> %src1, <i16 -1, i16 -1, i16 -1>
708 ; %and = and <3 x i16> %src0, %not.src1
711 ; %cast.1 = bitcast <3 x i16> %not.src1 to i48
717 ; define <3 x i16> @v_andn2_v3i16(<3 x i16> %src0, <3 x i16> %src1) {
718 ; %not.src1 = xor <3 x i16> %src1, <i16 -1, i16 -1, i16 -11>
719 ; %and = and <3 x i16> %src0, %not.src1
723 define amdgpu_ps i64 @s_andn2_v4i16(<4 x i16> inreg %src0, <4 x i16> inreg %src1) {
759 %not.src1 = xor <4 x i16> %src1, <i16 -1, i16 -1, i16 -1, i16 -1>
760 %and = and <4 x i16> %src0, %not.src1
765 define amdgpu_ps i64 @s_andn2_v4i16_commute(<4 x i16> inreg %src0, <4 x i16> inreg %src1) {
801 %not.src1 = xor <4 x i16> %src1, <i16 -1, i16 -1, i16 -1, i16 -1>
802 %and = and <4 x i16> %not.src1, %src0
807 define amdgpu_ps { i64, i64 } @s_andn2_v4i16_multi_use(<4 x i16> inreg %src0, <4 x i16> inreg %src1…
847 %not.src1 = xor <4 x i16> %src1, <i16 -1, i16 -1, i16 -1, i16 -1>
848 %and = and <4 x i16> %src0, %not.src1
851 %cast.1 = bitcast <4 x i16> %not.src1 to i64
857 …@s_andn2_v4i16_multi_foldable_use(<4 x i16> inreg %src0, <4 x i16> inreg %src1, <4 x i16> inreg %s…
904 %and1 = and <4 x i16> %src1, %not.src2
913 define <4 x i16> @v_andn2_v4i16(<4 x i16> %src0, <4 x i16> %src1) {
955 %not.src1 = xor <4 x i16> %src1, <i16 -1, i16 -1, i16 -1, i16 -1>
956 %and = and <4 x i16> %src0, %not.src1