43     return Mips::CPU16RegsRegClass;  in getGlobalBaseRegClass()
46     return Mips::GPRMM16RegClass;  in getGlobalBaseRegClass()
49     return Mips::GPR64RegClass;  in getGlobalBaseRegClass()
51   return Mips::GPR32RegClass;  in getGlobalBaseRegClass()
81   RC = (ABI.IsN64()) ? &Mips::GPR64RegClass : &Mips::GPR32RegClass;  in initGlobalBaseReg()
87     MF.getRegInfo().addLiveIn(Mips::T9_64);  in initGlobalBaseReg()
88     MBB.addLiveIn(Mips::T9_64);  in initGlobalBaseReg()
94     BuildMI(MBB, I, DL, TII.get(Mips::LUi64), V0)  in initGlobalBaseReg()
96     BuildMI(MBB, I, DL, TII.get(Mips::DADDu), V1).addReg(V0)  in initGlobalBaseReg()
97         .addReg(Mips::T9_64);  in initGlobalBaseReg()
98     BuildMI(MBB, I, DL, TII.get(Mips::DADDiu), GlobalBaseReg).addReg(V1)  in initGlobalBaseReg()
108     BuildMI(MBB, I, DL, TII.get(Mips::LUi), V0)  in initGlobalBaseReg()
110     BuildMI(MBB, I, DL, TII.get(Mips::ADDiu), GlobalBaseReg).addReg(V0)  in initGlobalBaseReg()
115   MF.getRegInfo().addLiveIn(Mips::T9);  in initGlobalBaseReg()
116   MBB.addLiveIn(Mips::T9);  in initGlobalBaseReg()
123     BuildMI(MBB, I, DL, TII.get(Mips::LUi), V0)  in initGlobalBaseReg()
125     BuildMI(MBB, I, DL, TII.get(Mips::ADDu), V1).addReg(V0).addReg(Mips::T9);  in initGlobalBaseReg()
126     BuildMI(MBB, I, DL, TII.get(Mips::ADDiu), GlobalBaseReg).addReg(V1)  in initGlobalBaseReg()
150   MF.getRegInfo().addLiveIn(Mips::V0);  in initGlobalBaseReg()
151   MBB.addLiveIn(Mips::V0);  in initGlobalBaseReg()
152   BuildMI(MBB, I, DL, TII.get(Mips::ADDu), GlobalBaseReg)  in initGlobalBaseReg()
153       .addReg(Mips::V0).addReg(Mips::T9);  in initGlobalBaseReg()
161             ? Mips::GPR64RegClass  in createEhDataRegsFI()
162             : Mips::GPR32RegClass;  in createEhDataRegsFI()
174   const TargetRegisterClass &RC = Mips::GPR32RegClass;  in createISRRegFI()