Lines Matching refs:rt
1320 InstSE<(outs RO:$rd), (ins RO:$rs, RO:$rt),
1321 !strconcat(opstr, "\t$rd, $rs, $rt"),
1322 [(set RO:$rd, (OpNode RO:$rs, RO:$rt))], Itin, FrmR, opstr> {
1333 InstSE<(outs RO:$rt), (ins RO:$rs, Od:$imm16),
1334 !strconcat(opstr, "\t$rt, $rs, $imm16"),
1335 [(set RO:$rt, (OpNode RO:$rs, imm_type:$imm16))],
1338 let TwoOperandAliasConstraint = "$rs = $rt";
1343 InstSE<(outs), (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
1344 !strconcat(opstr, "\t$rs, $rt"), [], itin, FrmR, opstr> {
1352 InstSE<(outs RO:$rd), (ins RO:$rs, RO:$rt),
1353 !strconcat(opstr, "\t$rd, $rs, $rt"),
1354 [(set RO:$rd, (not (or RO:$rs, RO:$rt)))], II_NOR, FrmR, opstr> {
1363 InstSE<(outs RO:$rd), (ins RO:$rt, ImmOpnd:$shamt),
1364 !strconcat(opstr, "\t$rd, $rt, $shamt"),
1365 [(set RO:$rd, (OpNode RO:$rt, PF:$shamt))], itin, FrmR, opstr> {
1366 let TwoOperandAliasConstraint = "$rt = $rd";
1371 InstSE<(outs RO:$rd), (ins RO:$rt, GPR32Opnd:$rs),
1372 !strconcat(opstr, "\t$rd, $rt, $rs"),
1373 [(set RO:$rd, (OpNode RO:$rt, GPR32Opnd:$rs))], itin, FrmR,
1378 InstSE<(outs RO:$rt), (ins Imm:$imm16), !strconcat(opstr, "\t$rt, $imm16"),
1389 InstSE<(outs RO:$rt), (ins MO:$addr), !strconcat(opstr, "\t$rt, $addr"),
1390 [(set RO:$rt, (OpNode Addr:$addr))], Itin, FrmI, opstr> {
1404 InstSE<(outs), (ins RO:$rt, MO:$addr), !strconcat(opstr, "\t$rt, $addr"),
1405 [(OpNode RO:$rt, Addr:$addr)], Itin, FrmI, opstr> {
1420 InstSE<(outs RO:$rt), (ins mem:$addr, RO:$src),
1421 !strconcat(opstr, "\t$rt, $addr"),
1422 [(set RO:$rt, (OpNode addr:$addr, RO:$src))], Itin, FrmI> {
1424 string Constraints = "$src = $rt";
1430 InstSE<(outs), (ins RO:$rt, mem:$addr), !strconcat(opstr, "\t$rt, $addr"),
1431 [(OpNode RO:$rt, addr:$addr)], Itin, FrmI> {
1439 InstSE<(outs RC:$rt), (ins mem_simm16:$addr),
1440 !strconcat(opstr, "\t$rt, $addr"),
1441 [(set RC:$rt, (OpNode addrDefault:$addr))], Itin, FrmFI, opstr> {
1448 InstSE<(outs), (ins RC:$rt, mem_simm16:$addr),
1449 !strconcat(opstr, "\t$rt, $addr"),
1450 [(OpNode RC:$rt, addrDefault:$addr)], Itin, FrmFI, opstr> {
1458 InstSE<(outs RC:$rt), (ins mem:$addr), !strconcat(opstr, "\t$rt, $addr"),
1459 [(set RC:$rt, (OpNode addrDefault:$addr))], Itin, FrmFI, opstr> {
1466 InstSE<(outs), (ins RC:$rt, mem:$addr), !strconcat(opstr, "\t$rt, $addr"),
1467 [(OpNode RC:$rt, addrDefault:$addr)], Itin, FrmFI, opstr> {
1475 InstSE<(outs), (ins RO:$rs, RO:$rt, opnd:$offset),
1476 !strconcat(opstr, "\t$rs, $rt, $offset"),
1477 [(brcond (i32 (cond_op RO:$rs, RO:$rt)), bb:$offset)], II_BCC,
1487 InstSE<(outs), (ins RO:$rs, RO:$rt, opnd:$offset),
1488 !strconcat(opstr, "\t$rs, $rt, $offset"), [], II_BCC, FrmI, opstr> {
1521 InstSE<(outs GPR32Opnd:$rd), (ins RO:$rs, RO:$rt),
1522 !strconcat(opstr, "\t$rd, $rs, $rt"),
1523 [(set GPR32Opnd:$rd, (cond_op RO:$rs, RO:$rt))],
1528 InstSE<(outs GPR32Opnd:$rt), (ins RO:$rs, Od:$imm16),
1529 !strconcat(opstr, "\t$rt, $rs, $imm16"),
1530 [(set GPR32Opnd:$rt, (cond_op RO:$rs, imm_type:$imm16))],
1650 InstSE<(outs RO:$rt), (ins),
1651 !strconcat(opstr, "\t$rt"), [], itin, FrmOther, opstr>;
1669 InstSE<(outs), (ins RO:$rs, RO:$rt, ImmOp:$code_),
1670 !strconcat(opstr, "\t$rs, $rt, $code_"), [], itin, FrmI, opstr>;
1681 InstSE<(outs), (ins RO:$rs, RO:$rt), !strconcat(opstr, "\t$rs, $rt"), [],
1694 PseudoSE<(outs R0:$ac), (ins R1:$rs, R1:$rt),
1695 [(set R0:$ac, (OpNode R1:$rs, R1:$rt))], Itin>,
1696 PseudoInstExpansion<(RealInst R1:$rs, R1:$rt)> {
1707 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, ACC64:$acin),
1709 (OpNode GPR32Opnd:$rs, GPR32Opnd:$rt, ACC64:$acin))],
1711 PseudoInstExpansion<(RealInst GPR32Opnd:$rs, GPR32Opnd:$rt)> {
1717 InstSE<(outs), (ins RO:$rs, RO:$rt), !strconcat(opstr, "\t$$zero, $rs, $rt"),
1749 InstSE<(outs RO:$rt), (ins mem_ea:$addr), !strconcat(opstr, "\t$rt, $addr"),
1750 [(set RO:$rt, addr:$addr)], II_ADDIU, FrmI,
1771 InstSE<(outs RO:$rd), (ins RO:$rt), !strconcat(opstr, "\t$rd, $rt"),
1772 [(set RO:$rd, (sext_inreg RO:$rt, vt))], itin, FrmR, opstr>;
1777 InstSE<(outs RO:$rd), (ins RO:$rt), !strconcat(opstr, "\t$rd, $rt"), [], itin,
1784 InstSE<(outs CPURegOperand:$rt), (ins RO:$rd, uimm8:$sel),
1785 "rdhwr\t$rt, $rd, $sel", [], II_RDHWR, FrmR, "rdhwr">;
1791 InstSE<(outs RO:$rt), (ins RO:$rs, PosOpnd:$pos, SizeOpnd:$size),
1792 !strconcat(opstr, "\t$rt, $rs, $pos, $size"),
1793 [(set RO:$rt, (Op RO:$rs, PosImm:$pos, SizeImm:$size))], II_EXT,
1799 InstSE<(outs RO:$rt), (ins RO:$rs, PosOpnd:$pos, SizeOpnd:$size, RO:$src),
1800 !strconcat(opstr, "\t$rt, $rs, $pos, $size"),
1801 [(set RO:$rt, (null_frag RO:$rs, PosImm:$pos, SizeImm:$size,
1804 let Constraints = "$src = $rt";
1847 InstSE<(outs RO:$rt), (ins MO:$addr), !strconcat(opstr, "\t$rt, $addr"),
1854 InstSE<(outs RO:$dst), (ins RO:$rt, mem:$addr),
1855 !strconcat(opstr, "\t$rt, $addr"), [], II_SC, FrmI> {
1858 let Constraints = "$rt = $dst";
1863 InstSE<(outs RO:$rt), (ins RD:$rd, uimm3:$sel),
1864 !strconcat(asmstr, "\t$rt, $rd, $sel"), [], itin, FrmFR> {
1870 InstSE<(outs RO:$rd), (ins RD:$rt, uimm3:$sel),
1871 !strconcat(asmstr, "\t$rt, $rd, $sel"), [], itin, FrmFR> {
2530 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rd),
2531 "rol\t$rs, $rt, $rd">;
2533 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, simm16:$imm),
2534 "rol\t$rs, $rt, $imm">;
2541 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rd),
2542 "ror\t$rs, $rt, $rd">;
2544 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, simm16:$imm),
2545 "ror\t$rs, $rt, $imm">;
2552 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rd),
2553 "drol\t$rs, $rt, $rd">, ISA_MIPS64;
2555 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, simm16:$imm),
2556 "drol\t$rs, $rt, $imm">, ISA_MIPS64;
2565 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rd),
2566 "dror\t$rs, $rt, $rd">, ISA_MIPS64;
2568 (ins GPR32Opnd:$rs, GPR32Opnd:$rt, simm16:$imm),
2569 "dror\t$rs, $rt, $imm">, ISA_MIPS64;
2581 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2582 "seq $rd, $rs, $rt">, NOT_ASE_CNMIPS;
2597 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2598 "sne $rd, $rs, $rt">, NOT_ASE_CNMIPS;
2617 GPR32Opnd:$rt),
2618 "mulo\t$rd, $rs, $rt">,
2621 GPR32Opnd:$rt),
2622 "mulou\t$rd, $rs, $rt">,
2665 def : MipsInstAlias<!strconcat(Memnomic, " $rs, $rt, $imm"),
2667 RO:$rt,
2693 def : MipsInstAlias<"neg $rt, $rs",
2694 (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs), 1>, ISA_MIPS1;
2695 def : MipsInstAlias<"neg $rt",
2696 (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt), 1>, ISA_MIPS1;
2697 def : MipsInstAlias<"negu $rt, $rs",
2698 (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs), 1>, ISA_MIPS1;
2699 def : MipsInstAlias<"negu $rt",
2700 (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt), 1>, ISA_MIPS1;
2703 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2704 "sge\t$rd, $rs, $rt">, ISA_MIPS1;
2705 def : MipsInstAlias<"sge $rs, $rt",
2706 (SGE GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2717 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2718 "sgeu\t$rd, $rs, $rt">, ISA_MIPS1;
2719 def : MipsInstAlias<"sgeu $rs, $rt",
2720 (SGEU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2731 "sgt $rd, $rs, $rt",
2732 (SLT GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>, ISA_MIPS1;
2734 "sgt $rs, $rt",
2735 (SLT GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>, ISA_MIPS1;
2745 "sgtu $rd, $rs, $rt",
2746 (SLTu GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>, ISA_MIPS1;
2748 "sgtu $$rs, $rt",
2749 (SLTu GPR32Opnd:$rs, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>, ISA_MIPS1;
2760 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2761 "sle\t$rd, $rs, $rt">, ISA_MIPS1;
2762 def : MipsInstAlias<"sle $rs, $rt",
2763 (SLE GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2774 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
2775 "sleu\t$rd, $rs, $rt">, ISA_MIPS1;
2776 def : MipsInstAlias<"sleu $rs, $rt",
2777 (SLEU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2788 "not $rt, $rs",
2789 (NOR GPR32Opnd:$rt, GPR32Opnd:$rs, ZERO), 0>, ISA_MIPS1;
2791 "not $rt",
2792 (NOR GPR32Opnd:$rt, GPR32Opnd:$rt, ZERO), 0>, ISA_MIPS1;
2811 def : MipsInstAlias<"mfgc0 $rt, $rd",
2812 (MFGC0 GPR32Opnd:$rt, COP0Opnd:$rd, 0), 0>,
2814 def : MipsInstAlias<"mtgc0 $rt, $rd",
2815 (MTGC0 COP0Opnd:$rd, GPR32Opnd:$rt, 0), 0>,
2817 def : MipsInstAlias<"mfhgc0 $rt, $rd",
2818 (MFHGC0 GPR32Opnd:$rt, COP0Opnd:$rd, 0), 0>,
2820 def : MipsInstAlias<"mthgc0 $rt, $rd",
2821 (MTHGC0 COP0Opnd:$rd, GPR32Opnd:$rt, 0), 0>,
2823 def : MipsInstAlias<"mfc0 $rt, $rd", (MFC0 GPR32Opnd:$rt, COP0Opnd:$rd, 0), 0>,
2825 def : MipsInstAlias<"mtc0 $rt, $rd", (MTC0 COP0Opnd:$rd, GPR32Opnd:$rt, 0), 0>,
2827 def : MipsInstAlias<"mfc2 $rt, $rd", (MFC2 GPR32Opnd:$rt, COP2Opnd:$rd, 0), 0>,
2829 def : MipsInstAlias<"mtc2 $rt, $rd", (MTC2 COP2Opnd:$rd, GPR32Opnd:$rt, 0), 0>,
2855 def : MipsInstAlias<"teq $rs, $rt",
2856 (TEQ GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2857 def : MipsInstAlias<"tge $rs, $rt",
2858 (TGE GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2859 def : MipsInstAlias<"tgeu $rs, $rt",
2860 (TGEU GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2861 def : MipsInstAlias<"tlt $rs, $rt",
2862 (TLT GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2863 def : MipsInstAlias<"tltu $rs, $rt",
2864 (TLTU GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2865 def : MipsInstAlias<"tne $rs, $rt",
2866 (TNE GPR32Opnd:$rs, GPR32Opnd:$rt, 0), 1>, ISA_MIPS2;
2867 def : MipsInstAlias<"rdhwr $rt, $rs",
2868 (RDHWR GPR32Opnd:$rt, HWRegsOpnd:$rs, 0), 1>, ISA_MIPS1;
2883 def : MipsInstAlias<"sll $rd, $rt, $rs",
2884 (SLLV GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>;
2885 def : MipsInstAlias<"sra $rd, $rt, $rs",
2886 (SRAV GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>;
2887 def : MipsInstAlias<"srl $rd, $rt, $rs",
2888 (SRLV GPR32Opnd:$rd, GPR32Opnd:$rt, GPR32Opnd:$rs), 0>;
2889 def : MipsInstAlias<"sll $rd, $rt",
2890 (SLLV GPR32Opnd:$rd, GPR32Opnd:$rd, GPR32Opnd:$rt), 0>;
2891 def : MipsInstAlias<"sra $rd, $rt",
2892 (SRAV GPR32Opnd:$rd, GPR32Opnd:$rd, GPR32Opnd:$rt), 0>;
2893 def : MipsInstAlias<"srl $rd, $rt",
2894 (SRLV GPR32Opnd:$rd, GPR32Opnd:$rd, GPR32Opnd:$rt), 0>;
2904 def : MipsInstAlias<"mulo $rs, $rt",
2905 (MULOMacro GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2907 def : MipsInstAlias<"mulou $rs, $rt",
2908 (MULOUMacro GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt), 0>,
2921 MipsAsmPseudoInst<(outs RO:$rt), (ins Od:$imm32),
2922 !strconcat(instr_asm, "\t$rt, $imm32")> ;
2927 MipsAsmPseudoInst<(outs RO:$rt), (ins MemOpnd:$addr),
2928 !strconcat(instr_asm, "\t$rt, $addr")> ;
2932 MipsAsmPseudoInst<(outs RO:$rt), (ins Od:$imm32),
2933 !strconcat(instr_asm, "\t$rt, $imm32")> ;
2942 MipsAsmPseudoInst<(outs RO:$rs), (ins RO:$rt, Imm:$imm),
2943 "nor\t$rs, $rt, $imm">;
2949 def BneImm : MipsAsmPseudoInst<(outs GPR32Opnd:$rt),
2951 "bne\t$rt, $imm64, $offset">;
2952 def BeqImm : MipsAsmPseudoInst<(outs GPR32Opnd:$rt),
2954 "beq\t$rt, $imm64, $offset">;
2957 MipsAsmPseudoInst<(outs), (ins GPR32Opnd:$rs, GPR32Opnd:$rt,
2959 !strconcat(instr_asm, "\t$rs, $rt, $offset")>;
3011 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
3012 "div\t$rd, $rs, $rt">,
3019 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
3020 "divu\t$rd, $rs, $rt">,
3028 def : MipsInstAlias<"div $rs, $rt", (SDIV GPR32ZeroOpnd:$rs,
3029 GPR32Opnd:$rt), 0>,
3031 def : MipsInstAlias<"div $rs, $rt", (SDivMacro GPR32NonZeroOpnd:$rs,
3033 GPR32Opnd:$rt), 0>,
3039 def : MipsInstAlias<"divu $rt, $rs", (UDIV GPR32ZeroOpnd:$rt,
3042 def : MipsInstAlias<"divu $rt, $rs", (UDivMacro GPR32NonZeroOpnd:$rt,
3043 GPR32NonZeroOpnd:$rt,
3052 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
3053 "rem\t$rd, $rs, $rt">,
3060 (ins GPR32Opnd:$rs, GPR32Opnd:$rt),
3061 "remu\t$rd, $rs, $rt">,
3068 def : MipsInstAlias<"rem $rt, $rs", (SRemMacro GPR32Opnd:$rt, GPR32Opnd:$rt,
3074 def : MipsInstAlias<"remu $rt, $rs", (URemMacro GPR32Opnd:$rt, GPR32Opnd:$rt,
3081 def Ulh : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3082 "ulh\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3084 def Ulhu : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3085 "ulhu\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3087 def Ulw : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3088 "ulw\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3090 def Ush : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3091 "ush\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3093 def Usw : MipsAsmPseudoInst<(outs GPR32Opnd:$rt), (ins mem:$addr),
3094 "usw\t$rt, $addr">; //, ISA_MIPS1_NOT_32R6_64R6;
3096 def LDMacro : MipsAsmPseudoInst<(outs GPR32Opnd:$rt),
3097 (ins mem_simm16:$addr), "ld $rt, $addr">,
3099 def SDMacro : MipsAsmPseudoInst<(outs GPR32Opnd:$rt),
3100 (ins mem_simm16:$addr), "sd $rt, $addr">,
3341 def : MipsPat<(bswap GPR32:$rt), (ROTR (WSBH GPR32:$rt), 16)>, ISA_MIPS32R2;